硬件基础总结

本文档按原件章节顺序整理，涵盖电阻、电容、二极管、三极管、MOS 管、电感、LDO、DC-DC、逻辑电平、运放、通信接口、电机、信号完整性、时钟、AD/DA、网络、DDR/PCIe/光模块、数电、电路定理、FPGA、PCB 与单片机等硬件工程师必备基础知识。

---

1. 电阻

电阻是最基础的元件，核心作用是阻碍电流，把电能转化为热能。

1.1 常见品牌

厚声、风华、三星、罗姆（ROHM）、松下、KOA。

1.2 分类

• 插件电阻：碳膜电阻、金属膜电阻；也可分为薄膜电阻和厚膜电阻。
• 贴片电阻：通过丝印数字标识阻值。

贴片电阻阻值读法：

补充：E24/E96 是国际标准阻值系列，E24 每档约 24 个值（对应 5% 精度），E96 每档 96 个值（对应 1% 精度），保证任意阻值都能落在某个标称值的误差范围内。

常见封装、功率与耐压对照：

1.3 频率特性

实际电阻并不是理想元件，它含有寄生电容和寄生电感：

• 频率小于 f1 时：呈电阻特性（正常工作区间）；
• f1 ~ f2 之间：呈容性，阻抗随频率升高而减小；
• 频率大于 f2 时：呈感性，阻抗随频率升高而增大。

1.4 选型要点

1. 阻值：E24（5% 精度）、E96（1% 精度）系列。

2. 精度等级：T：±0.01%；A：±0.05%；B：±0.1%；D：±0.5%；F：±1%；J：±5%；K：±10%。

3. 额定电压：电阻的额定耐压值。由 P = U²/R（即 U = √(P·R)）可反推耐压。材质上薄膜电阻比厚膜电阻耐压低；封装越大，额定电压越高。

4. 额定功率：在额定环境温度（70 ℃）下可连续工作的最大功率。选型时额定功率应大于实际消耗功率的 3~4 倍；工作温度超过 70 ℃ 时要做降额（降低允许功率使用）。

5. 封装：一般电子产品常用 0402、0603。

6. 电阻温度系数 TCR：温度每改变 1 ℃，电阻值的相对变化量。温度系数 = (R - Ra) / [Ra × (T - Ta)] × 10⁶（单位 ppm/℃）

   • Ra：基准温度下的阻值；Ta：基准温度（20 ℃）；
   • R：任意温度下的阻值；T：任意温度。

1.5 0 欧电阻

阻值小于 50 mΩ。作用：

1. 方便测试电流（断开串入电流表）；
2. 跳线（PCB 上跨接走线）；
3. 模拟地、数字地单点连接；
4. 占位（可换成其他阻值电阻或磁珠）；
5. 电路保护，充当低成本熔丝（过流能力可达 20~60 A）。

1.6 热敏电阻

PTC（正温度系数电阻）：温度升高阻值增大。一般串联在电路中限流，是一种过流保护器件：电流通过引起温度升高 → 阻值增加 → 限制电流，周而复始，充当开关作用。应用：加热器、电机启动。

NTC（负温度系数电阻）：温度升高阻值减小。选型参数：

• 阻值（25 ℃ 时零功率阻值）：R ≥ √2 · E / Imax

  • E：交流输入有效值（或直流电压）；
  • Imax：最大容许启动电流（浪涌电流），一般可取 100 倍额定电流；对电热丝、灯泡类负载可取 30 倍额定电流。

• B 常数：热敏电阻的材料常数，又叫热敏指数。

• 最大稳态电流：环境温度 25 ℃ 时允许施加在功率型 NTC 上的最大连续电流，必须大于实际电源回路的工作电流。

应用：

1. 限流、防浪涌（串联在电源回路中，防止上电瞬间恰好赶上 310 V 峰值）；
2. 测量温度（阻值变化 → 分压变化 → ADC 采样推算温度）；
3. 短路保护（注意 PTC 会发热、电阻大，不能用于高温环境）。

1.7 光敏电阻

光照越强，电阻越小。

1.8 压敏电阻

压敏电阻并不是普通电阻，而是一种瞬态电压抑制元件，效果类似 TVS。

• 作用：用于输入端防雷保护、浪涌抑制，并联在电路中使用。
• 原理：正常电压下阻值无穷大，相当于开路；当电压超过阈值时，阻值迅速降低，导通大电流，保护后级电路。
• 应用功率范围：热敏电阻一般用于小功率场合（通常 70 W 以下）。

1.9 电阻的典型应用

限流、恒流、分压、取样、阻抗匹配（如 RS485 终端电阻）、上拉（如 I²C）、下拉（确保引脚不浮空、默认低电平）。

---

2. 电容

电容的核心作用是储存电荷（储能），通交流、隔直流，两端电压不能突变。

2.1 常见品牌

• 国外：村田 muRata、松下 PANASONIC、三星 SAMSUNG、太诱 TAIYO YUDEN；
• 国内：国巨 YAGEO（中国台湾）、风华 FH、宇阳科技 EYANG、信昌电陶 PSA。

2.2 作用

1. 滤波（滤除杂波、尖峰电压，使电压平滑）：

   • 方式一：利用充放电功能。电压高于电容电压时充电，低于电容电压时放电；由于充放电需要时间，电容两端电压不能突变，输出电压趋于平滑。
   • 方式二：利用通高频特性。噪声频率越高容抗越小，把电容对地放置，高频噪声经电容入地。容值越大容抗越小，输出电压越稳定、纹波越小。

2. 旁路（bypass）：针对输入信号，滤除输入信号中的高频成分；电容一般比较小（小电容滤高频）。

3. 去耦（decoupling）：针对输出端的滤波电容，滤除系统自身产生的干扰，防止耦合到下一级；滤除低频噪声，电容一般比较大。

   补充：旁路和去耦本质相同，都是给噪声提供一条到地的低阻抗通路。习惯上“旁路”指给输入信号/芯片电源脚滤高频，“去耦”指隔断各级电路之间通过电源的相互干扰。

4. 隔直通交：直流电源给电容充电，当电容电压等于电源电压后停止充电，无法再向负载供电——电容在直流电路中相当于断路；交流信号则可以通过。

5. 储能：电容等效为一个小电池，电源电压降低或消失时，电容把电放给电路，延续供电时间。

6. 自举（bootstrap，配合 MOS 管驱动等场合抬升电压）。

2.3 特性

• 两个电容并联，等效电容为 C = C1 + C2。
• 本质：储能、充电与放电。充放电公式：I = C × (du/dt)。电容两端电压不能突变，否则会产生很大的充放电电流。
• 电容量决定因素：C = ε·S / (4π·k·d)（平行板电容公式）。增大容量的办法：① 使用介电常数高的介质；② 增大极板面积；③ 减小极板间距。
• 通高频阻低频：频率 f 越高，容抗越小，高频噪声被导入地。
• 电容降压：利用容抗在交流回路中降压，但必须使用无极性电容（有极性电容只能用于直流回路）。

2.4 分类

电容分为陶瓷电容和电解电容；电解电容（有极性）又分为铝电解电容和钽电容。

2.5 陶瓷电容（MLCC，片式多层陶瓷电容器，贴片电容，无极性）

1. 机械强度：硬而脆。封装越大越容易产生机械应力，产生裂纹，导致容量变小或短路。

2. 热脆性：内部应力复杂，耐温度冲击能力有限。

3. 温度补偿型（Ⅰ类）：NP0、C0G。容量一般很小，容值几乎不随温度变化，适用于谐振回路、高频电路；缺点是容量做不大（介电系数相对小）。

4. 高介电常数型（Ⅱ类）：X7R、X5R、Y5V、Z5U。性能较稳定，用于中、低频电路中作隔直、耦合、旁路和滤波。

   • 直流偏压特性：施加的直流电压越大，实际静电容量越低；容值越高的电容，直流偏压特性越明显。

2.6 铝电解电容

1. 静电容量：标称条件为 20 ℃、120 Hz / 0.5 V。温度升高容量升高，温度降低容量降低；频率越高容量越小，频率越低容量越大。
2. 漏电流：施加直流电压时电介质氧化层允许的微小电流。温度升高漏电流增加，温度降低漏电流减少。
3. 频率特性 / ESR：Xc = 1/(2πfC)。频率升高、容量越大，ESR 值越小；额定电压越大，ESR 值越小。
4. 额定纹波电流：纹波电流过大会导致内部发热严重、电容失效。ESR 越小、封装越大，额定纹波电流越大。
5. 寿命：工作温度每升高 10 ℃，寿命减半。

2.7 安规电容

一般为插件。安规电容用于电源滤波，没有它们产品可能出 EMC 问题、无法通过认证。确保安全的关键是：安规电容失效后不能是短路状态。

2.8 超级电容

容值大，但耐压较低，工作温度范围较窄。

单位换算：1 μF = 1000 nF = 1 000 000 pF。

三大类电容对比：

补充特点：

• 钽电容：容量较大、ESR 小、体积小、耐温好（相对铝电解）；缺点是价格高、耐压不高、容量越大耐压越低。
• 陶瓷电容：无极性、耐压好、耐温好、ESR 小；缺点是容值小、韧性差，容值大且耐压高的很贵。
• 铝电解电容：容量大、价格便宜、耐压高、ESR 高；缺点是体积大、耐温差（电解液挥发）、阻抗大、温度范围窄、高频特性差（ESL 大、谐振频率低、高频容量小）。
• 薄膜电容：耐压高、频率特性好，高压场合优选。
• 丝印极性：铝电解电容有丝印（色带）的一边是负极；钽电容正好相反，有丝印（色带）的一边是正极。

2.9 电容选型要点

1. 容值：室温 25 ℃、一定频率和幅度的交流信号下测得的容量；
2. 耐压（额定工作电压）：留约 70% 裕量；耐压值高的尺寸一般更大；
3. 漏电流：绝缘电阻越大，漏电流越小；
4. 插件或 SMD 的选择；
5. 谐振频率；
6. 损耗因数；
7. 品质因数 Q；
8. 温漂（温度系数）：越小越好。

2.10 频率特性（等效模型）

实际电容可等效为 ESR（等效串联电阻）+ ESL（等效串联电感）+ 理想电容 C 的串联，并有漏电阻 Rleak（绝缘电阻）并联：

• ESR：产生损耗功率、影响滤波效果，越小越好；
• Rleak：取决于电容的泄露特性；
• ESL：取决于电容的类型和封装。

容抗 Xc = 1/(2πfC)；感抗 XL = 2πfL。

• 低频时电容呈容性，滤波效果随频率升高渐强；
• 在自谐振点处阻抗最小（呈纯电阻），滤波效果最好；
• 高频时呈感性，滤波效果变差。

规律：小电容自谐振频率高、滤高频；大电容自谐振频率低、滤低频。

2.11 组合滤波

1. 一大一小两个电容并联：总体阻抗曲线保持原来的变化趋势，但数值上比任意一个电容都小；
2. 多个相同电容并联：阻抗曲线形状不变，各频点整体阻抗变小。

布局原则：输入电源先大后小（小电容靠近电源 IC），输出电源也是先大后小（大电容靠近电源 IC）。原因：靠近电源芯片的电容会流过更大的纹波电流。

2.12 测试

使用数字电桥测量。

---

3. 二极管

二极管的核心特性是单向导电：正向导通、反向截止。

3.1 PN 结

• 正偏（导通）：多数载流子的扩散运动为主，不利于少数载流子的漂移运动，扩散电流 >> 漂移电流。
• 反偏（截止）：少数载流子的漂移运动为主，不利于多数载流子的扩散运动，漂移电流 >> 扩散电流。
• PN 结显示单向导电性。多数载流子正向通过 PN 结需要克服内电场，需要约 0.7 V 的外加电压，这就是 PN 结正向导通的门电压。

3.2 伏安特性曲线

1. 不加电压时，电流 = 0；

2. 正向电压小于开启电压 Uon 时电流 = 0，大于 Uon 后电流 i 随电压 u 快速增长。

   • 硅管的开启电压约 0.7 V，锗管约 0.3 V；

3. 反向电压小于 |Ubr| 时电流很小（漏电流）；超过 |Ubr| 后电流急剧增加。UBR 即反向击穿电压。

3.3 温度影响

温度升高导致正向特性左移（导通电压降低、正向压降降低），反向特性下移（反向漏电流增加）。

3.4 电击穿与热击穿

• 电击穿：可逆（稳压管即利用此特性），由反向电流和反向电压过大引起；
• 热击穿：温度上升直到过热使 PN 结击穿，不可逆。

3.5 主要参数

结电容分两种：势垒电容和扩散电容。反偏时势垒电容起主要作用，正偏时扩散电容起主要作用。反向电压上升时结电容减小（PN 结电荷量受外加电压影响）。

影响反向恢复时间的因素：① 反向电源电压越小，反向恢复电流越小，电荷耗尽越慢，反向恢复时间越长；② 正向电流越大，存储电荷越多，耗尽时间越长，反向恢复时间越长。

3.6 肖特基二极管

金属与半导体形成的结（金属得到电子），势垒非常薄，只有电子一种载流子参与导电。

• 特点：开关频率高，反向恢复时间极短（几纳秒），正向压降低（约 0.4 V）；
• 缺点：耐压（反向击穿电压）较低，漏电流稍大；
• 用途：高频、低压、大电流场合，如整流二极管、续流二极管、保护二极管。

3.7 TVS 瞬态抑制二极管

又称雪崩击穿二极管，在电路中并联使用，一般工作于反向截止区。单向 TVS 适用于直流电路，双向 TVS 适用于交流电路。

原理：两端受到高能量冲击时，以极高速度使阻抗骤然降低，同时吸收大电流，把两端电压钳位在预定数值上；钳位电压低于电路中其他器件的最高耐压，从而保护其他元器件。

参数：

选型：

1. Vrwm ≥ 被保护信号的正常工作电压；Vrwm 越大漏电流越小，Vrwm 越低则钳位电压 Vc 越低、保护越好（需权衡）；
2. 交流信号选双向 TVS，直流信号选单向 TVS，多路保护选 TVS 阵列；
3. 根据被保护信号速率选择合适的结电容；
4. 根据被保护信号能承受的最大电压，在 TLP 曲线中选择合适的钳位电压。

3.8 ESD 静电保护二极管

• 主要功能是防静电、防瞬间高压，应用于板级保护（如 USB 线），结电容比较低。
• 对比：TVS 防浪涌过电压，主要放在电源输入端吸收浪涌，电容值较高；ESD 防静电，用于板级信号保护，电容值较低。

3.9 稳压二极管（齐纳二极管）

正向偏置时为普通二极管特性；反向电压临近临界值时开始导通，反向电流骤然增大（击穿），反向电阻骤然降至很小，但两端电压基本稳定在击穿电压。

参数：Vz（稳压值，高于 Vz 时电压稳定在 Vz，低于 Vz 稳压管不工作相当于开路）、耗散功率 Pz、稳定电流 Iz、动态电阻 Rz、反向漏电流 IR。

使用要点：

• 一般要串联一个限流电阻；
• 稳压二极管功率比较小；
• 通过串联可获得更高稳定电压（两个 5 V 稳压管串联 ≈ 10 V 稳压）。

TVS 与稳压二极管的区别：

3.10 整流二极管

把交流电转变为直流电，反向电阻接近无穷大。特点：电流大、频率低。选型参数：最大整流电流、最大反向工作电压、截止频率及反向恢复时间等。

3.11 发光二极管（LED）

• 发光强度与电流成正比；
• 红、黄、绿的压降为 1.7 ~ 2.0 V，蓝色的压降为 3.1 ~ 3.3 V；
• 插件 LED 正常发光的额定电流约 20 mA，贴片 LED 为几 mA；
• 使用时必须串联限流电阻。

3.12 通用二极管

电流小、工作频率高（如 1N4148 类开关二极管）。

3.13 二极管的典型应用

1. 防反接（利用单向导电特性）；
2. 整流（交流转单向直流）：全波整流、半波整流；
3. 稳压（稳压二极管）；
4. 续流（肖特基二极管，为感性负载提供电流回路）；
5. 检波：二极管导通时输出电压给电容 C1 充电；当输入电压低于先前值时二极管反偏截止，电容两端电压基本保持；再次输入信号时，幅度必须高于电容两端电压二极管才能导通——由此检出包络；
6. 电压钳位：如 ADC 检测电路中用两个二极管把输入电压钳位在安全范围内。

---

4. 三极管（BJT）

三极管是电流控制型器件：用小基极电流 Ib 控制大集电极电流 Ic，具有电流放大作用（受温度影响大）。

4.1 原理（以 NPN 为例）

• 基极 b：杂质浓度低；发射极 E：自由电子多；集电极 C：面积大、浓度低。
• 发射结加正向电压，发射区向基区注入电子形成 Ie；自由电子扩散到基极形成 Ib；集电结收集由基区扩散过来的电子，漂移形成 Ic。

4.2 输入特性曲线

Uce 一定时，Ube 与 Ib 的关系，与二极管的正向伏安特性相同（发射结约 0.6~0.7 V 导通）。

4.3 输出特性（Ib 不变时 Ic 与 Vce 的关系）

4.4 特性

温度越高，放大倍数越大。

4.5 分类

• 按半导体材料：硅三极管、锗三极管；
• 按工作频率：高频管、低频管；
• 按功率：功率管、开关管。

4.6 应用

• 开关（工作在截止区和饱和区），如控制继电器输出；
• 电平转换；
• 反相。

---

5. MOS 管

MOS 管（金属-氧化物半导体场效应晶体管，MOSFET）是电压控制型器件：用栅极电压控制漏源电流。G：gate 栅极；S：source 源极；D：drain 漏极。

5.1 原理与分类

• P 沟道型和 N 沟道型：箭头指向 G 极的是 N 沟道。
• 增强型：Vgs 为零时 Ids 也为零（不加电压不导通）；
• 耗尽型：Vgs 为零时 Ids 不为零（不加电压已导通）。

5.2 输出特性曲线（四个区域）

1. 夹断区（截止区）：VGS < VGS(th)，不能导电，ID = 0；
2. 可变电阻区（非饱和区）：VGS > VGS(th) 且 VDS < VGS - VGS(th)，导电沟道已产生但未完全形成，相当于由 VGS 控制的可变电阻；
3. 恒流区（饱和区/放大区）：VGS ≥ VGS(th) 且 VDS > VGS - VGS(th)，VDS 为常量时 VGS 越大 Id 越大；VGS 越高，RDS(ON) 越低；温度越高，RDS(ON) 越高；
4. 击穿区：VDS 过大，MOS 管损坏。

5.3 特点

1. 输入阻抗非常高（栅极有绝缘氧化膜）；
2. 导通电阻低，可以做到几毫欧；
3. 开关速度快、开关损耗低，特别适合 PWM 输出模式；
4. 栅极容易被静电击穿（输入阻抗大，感应电荷难释放，高压易击穿绝缘层）；
5. 是电压驱动器件，开通必须对栅极施加高于阈值电压 Vth 的电压；
6. 稳态开启或关断时，栅极驱动基本无功耗；
7. 导通后电流可双向流动（D→S 或 S→D）。

5.4 主要参数

5.5 寄生电容（Cgs 等）

控制 MOS 管导通与截止，本质是控制 Cgs 电容的充放电。要求快速导通时，驱动源要提供大的驱动电流以快速充放电；寄生电容会影响开关速度。

• G 极并联电阻（GS 之间）：释放寄生电容上的电荷；
• G 极串联电阻：与寄生电容形成 RC 充放电电路，减小瞬间电流以保护驱动芯片；抑制振荡；但会减缓开关速度；固定电平。
• 米勒效应（米勒电容 Cgd）：输入输出之间的分布电容 Cgd 在反相放大作用下，使等效输入电容被放大，形成米勒平台；米勒平台使开启时间变长、导通损耗增大。

补充：米勒平台是 MOS 开通过程中 Vgs 波形上的一段"平台期"，此时驱动电流都在给 Cgd 充电，漏源电压快速下降。平台越长，开关损耗越大，所以高速场合要选 Cgd（Crss）小的管子。

5.6 寄生二极管（体二极管）

可用于防反接。N 沟道寄生二极管方向由 S 指向 D；P 沟道由 D 指向 S。

• NMOS：S 极接正、D 极接负时寄生二极管导通，反之截止；
• PMOS：D 极接正、S 极接负时寄生二极管导通，反之截止。

5.7 判别 GDS（万用表法）

一般引脚顺序为 G、D、S。万用表调至二极管档，红表笔接 S 极、黑表笔接 D 极：

• 显示 0.4~0.9 V（二极管特性电压）→ 很可能是 NMOS；
• 无读数（显示 1，开路）→ 很可能是 PMOS。

5.8 MOS 管与 BJT 的区别

5.9 应用

1. 作开关管；2. 防反接；3. 电平转换；4. 全桥驱动电机。

---

6. 电感

电感的本质是阻碍电流的变化、储存磁能。电感电流不能突变。

6.1 原理

• 线圈通过电流后形成磁场，感应磁场又产生感应电流来阻碍线圈中电流的变化，这种相互作用称为感抗。
• 磁芯决定了电感的饱和电流、磁滞损耗等。
• 储能公式：E = ½·L·I²。E 为储存的能量，L 为电感量（H），I 为任意时刻流过电感的电流。储能必须有电流流过；电流中断时能量转移到寄生电容，因寄生电容很小会产生较高电压（所以实际电路不会产生无限高压）。
• 电压电流关系：u = L·(di/dt)。电流变化率与电感电压成正比；电感两端加恒定电压时，电流线性增大或减小（斜率不变）；电感电压相位比电流超前 90°。
• 感应电压：自感时感应电流通过负载维持电流，产生感应电压，大小取决于感应电流与负载（越大则感应电压越大）。感应电动势与所加电压大小相等、方向相反（等于 -U），负号表示感应电动势要阻止电流变化（楞次定律）。

6.2 作用

1. 通低频阻高频：感抗 XL = 2πfL，频率越大感抗越大，对高频信号阻碍越大。
2. 通直流隔交流：直流时 f=0，感抗 Z=0，相当于导线（区别是会产生磁场）；对交流是"阻碍"而非完全隔断。
3. 阻碍电流变化：让电流变化变缓，保持器件工作电流稳定。
4. 滤波：高频时感抗增加，噪声遇到巨大阻碍被反射回去。

电感滤波与电容滤波的区别：

LC 滤波与 RC 滤波：

• RC 滤波：低通滤波器，用于运放输入端、开关电源 SW 处等。由于电阻 R 消耗能量，一般只用于信号滤波、不用于电源滤波。电阻一般取 10 Ω 级，电容一般取几百 pF 以内。
• LC 滤波：低通滤波器，用于电源 BUCK/BOOST 拓扑、电机类设备电源部分等。LC 不消耗能量，一般用于电源滤波，也可用于信号滤波。

6.3 高频特性

• 自谐振频率：SRF = f0 = 1 / (2π√(LC))。电感越小谐振频率越高；电感越大匝数越多，谐振频率越低。
• 阻抗：Z = (jωL + R) / (1 - ω²LC + jωRC)，模值 |Z| = (ωL + R) / √((1-ω²LC)² + (ωRC)²)。
• 在 SRF 左侧呈感性；SRF 处阻抗达到最大；SRF 右侧呈容性。
• 电感滤波只需感性作用，越接近理想电感越好，信号频率要远小于谐振频率（一般小于谐振频率的 1/10）。
• 对比：电容用于滤波需要最小阻抗，所以电容在谐振频率处滤波效果最好。

6.4 直流偏置特性

电感量随电流增大而减小，在电源转换器应用中很重要。一旦超过饱和电流，铁氧体铁芯的磁导率陡降，而铁粉芯则缓慢降低。

6.5 参数

按类型分：

关键参数：

• 电感值：标称值在无外加直流偏置条件下测得。线越长、线越细，电感越大。
• DCR 直流阻抗：通过直流电时的阻抗。根据 P = I²·R，DCR 越小越好。感量越大、匝数越多、线越长，DCR 越大；同等感量下导线越粗，DCR 越小。
• 饱和电流：流过电感的电流使感值降为 70% 时的电流。不要让最大瞬间电流超过饱和电流，否则产生磁饱和。
• 温升电流 Irms：电感自我温升不超过 40 ℃ 时的电流。通常额定电流 ≥ 温升电流。
• 额定电流 Irat：包含上面两个电流（取小者）。电感通过的最大电流要小于手册额定电流的 80%；超过则无法保障质量。
• 自谐振频率 SRF：谐振点处阻抗最大，有效电感为零。
• Q 值（品质因数）：Q = 2πfL/R = 无功功率/有功功率。Q 越大，线圈损耗越小、效率越高。
• 精度：一般电感 ±20%（M）、±10%（K）；精密电感 ±5%（J）、±1%（F）。
• 屏蔽特性：一体成型 > 普通全屏蔽型 > 树脂屏蔽型。

6.6 电感损耗

• 线圈损耗：DCR（直流铜损）、ACR（交流铜损）；
• 磁芯损耗：磁滞损耗、涡流损耗、剩余损耗。

6.7 功率电感

用于 DC-DC 电路变换，细分为屏蔽式电感与一体成型电感。特点：感值高、功率大、饱和电流大、封装尺寸相对较大。应用：低频 LC 滤波、升压。带屏蔽的功率电感比非屏蔽的 EMI 效果好，但价格稍贵。

6.8 贴片电感

特点：感值小、功率小、饱和电流小、封装尺寸小。应用：高频信号滤波。

6.9 共模电感

• 构成：两组直径与圈数相同的线圈，方向相反地绕在同一个铁芯上，引出 4 个引脚。
• 作用：滤除共模干扰信号、降低 EMI，抑制高速信号线产生的电磁波向外辐射。
• 共模信号：大小相等、方向相同的信号。

6.10 差模电感

• 构成：一组线圈绕在铁芯上，引出 2 个引脚。
• 作用：滤除差模干扰信号、降低 EMI，一般成对出现；用于滤波、升压。
• 差模信号：大小相等、方向相反的信号。

---

7. LDO（低压差线性稳压器）

一句话理解：LDO 就是一个用运放+功率管构成的"自动可调电阻"，通过负反馈把输出电压死死盯住设定值。它只能降压，多余的电压全部变成热量消耗掉。

7.1 原理

• 低压差：输出压降比较低，例如输入 3.3 V，输出可达 3.2 V。
• 线性：内部 MOS 管工作于线性状态（可变电阻区）。
• 稳压器：用于给电源稳压。

LDO 内部由 4 大部件构成：分压取样电路、基准电压、误差放大电路、晶体管调整电路。

工作流程（负反馈调节回路）：

反馈电阻 R1/R2 采样输出电压 → 与基准电压比较 → 误差放大 → 控制调整管（MOS 或三极管）→ 把 Vout 调整回设定值

• 有 MOS 管控制和三极管控制之分，区别在于最小压差不同。
• LDO 一般用 PMOS/PNP 结构：NMOS、NPN 的开启电压（约 0.7 V）较高，无法实现小压差；要压差小的 LDO 都是 PMOS/PNP 结构。针对大电流低压差场合，有专门的 NMOS LDO。
• 由于 LDO 效率低，一般不走大电流。
• DC-DC 一般用 NMOS：PMOS 的 Rds(on) 较大，意味着损耗大、效率低；所以一般 PMOS 的导通电压比 NMOS 高一些。

7.2 主要参数

补充纹波抑制手段：提高开关管开关频率（纹波变小但开关损耗增大、效率下降）；LC 滤波器对纹波抑制作用明显。

7.3 特性

1. 输出自放电：LDO 关闭后负载电容上仍有电量，下次启动会产生快速电压尖峰（Voltage Spike），对后级有破坏性。带自放电功能的 LDO 能在关断后泄放输出电容上的电量。
2. 软启动：有效控制电流使输出平缓上升，减小启动浪涌电流并提供上电顺序；在 SS 和地之间接一个小陶瓷电容实现。
3. EN 信号：需要一定驱动电流，上拉电阻不要太大（100 kΩ 以内基本没问题）。Start-up 时间是 IC 固定的；想延时启动可在 EN 上接较大的电容到地，构成简单 RC 延时电路。
4. 假负载：有的 LDO 有最低负载电流要求，低于它系统可能不稳定。
5. 反馈对地电阻：保证最小对地泄放电流通路，维持最小对地电流。
6. 降噪电容：基准电压引脚接电容到地（通常 0.1 μF），过滤内部电压基准噪声；形成 RC 滤波还可让 LDO 上电变缓，减小上电浪涌冲击。
7. 前馈电容：增加相位裕度、改善负载瞬态响应，输出减少振铃、更快稳定。

7.4 LDO 与 DC-DC 的区别

---

8. DC-DC

DC-DC 是开关型电源变换器：靠高速开关+电感储能搬移能量，效率高，但纹波和噪声大。

8.1 三种基本拓扑

BUCK（降压）：

• 开关管闭合时，能量一部分存入电感 L，一部分供给输出；开关管断开时，L 通过二极管（续流）为输出提供能量。
• VOUT = VIN × D，D 为 PWM 波占空比。

BOOST（升压）：

• 开关管导通时，输入电压对电感充电；开关管关断时，电感产生感应电压，输入能量和电感能量一起向输出提供，二极管导通，输出电压高于输入电压，实现升压。
• VOUT = VIN × 1/(1-D)。

BUCK-BOOST（升降压）：

• 开关管导通：二极管 D 反向截止，电感储能；开关管断开：电感储能通过二极管传给输出端。
• D = 0.5 时 Vo = Vin；D < 0.5 时 Vo < Vin；D > 0.5 时 Vo > Vin。

8.2 反激（Flyback，隔离型）

• 开关管 S 导通时：电压加在变压器 T 初级绕组 N1 上，能量储存在初级绕组；初次级同名端相反，次级电压极性使整流二极管 D 截止，滤波电容 C 向负载供电。
• 开关管关断时：初级绕组产生反向电动势，次级绕组 N2 电压极性翻转，二极管 D 正偏导通，初级能量传递到次级给负载供电。

特点：① 输出可正可负，由线圈和二极管极性决定；② 输出电压可大于或小于输入电压，由匝数比决定；③ 增加次级绕组可得到多路输出。

8.3 正激（Forward，隔离型）

开关管开启时，储能电感储能并同时给输出端供能；开关管关断时，储能电感通过续流二极管续流给输出端供能，得到稳定输出电压。

补充：反激是"先存后放"（变压器当电感用，开关导通时次级不输出），正激是"边传边供"（开关导通时能量同时传到次级）。反激电路简单、成本低，常用于小功率电源（如手机充电器）。

8.4 同步与非同步

• 同步：用通态电阻极低的专用功率 MOSFET 取代整流二极管以降低整流损耗。MOSFET 导通后压降低、效率高（二极管效率低）；但 MOS 管需要驱动电路、额外的控制电路，成本较高。
• 非同步：续流回路用二极管，简单便宜但损耗大。

8.5 隔离与非隔离

隔离式变换器在输入输出之间没有电流回路，原副边不同地，通过变压器磁场把能量从初级耦合到次级。优点：高可靠性、防雷、耐高压。

8.6 CCM / DCM / BCM（电感电流的三种工作模式）

CCM 与 DCM 比较：

• DCM 模式功耗更低、转换效率更高（能量完全转换）；但输出电流纹波比 CCM 大；电感电流为 0 时会产生振荡现象；
• CCM 模式下输出电压与负载电流无关；DCM 模式下输出电压受负载影响，为保持电压恒定，占空比必须随负载电流变化而变化。

从 CCM 切换到 DCM 的方法：① 降低负载电流；② 降低电感值 L。

8.7 PWM / PFM / PSM（三种调制方式）

总结：PWM 效率高且输出纹波噪声好；PFM 在小负载时耗电小；PWM/PFM 转换型在小负载时实行 PFM、重载时自动切换到 PWM。

8.8 电压控制模式

反馈电压 VFB 采样输出电压，与高精度基准 Vref 的差模信号输入误差放大器放大，再输入 PWM 比较器与三角波 VRAM 比较，得到方波控制开关管导通，稳定输出电压。

• 优点：① PWM 三角波幅值较大，调节时抗噪声裕量好；② 占空比调节不受限制；③ 对输出负载变化有较好的响应调节。
• 缺点：① 瞬态响应较差，对输入电压与负载电流变化的动态响应慢；② 环路补偿需要将主极点低频衰减，或增加零点补偿。

8.9 电流控制模式

在电压环路基础上增加电感电流采样：VFB 与 Vref 的差经误差放大器放大后，与（电感电流斜坡 + 斜坡补偿信号）在 PWM 比较器中比较。

• 当系统工作在连续导通模式且占空比接近或超过 50% 时，会出现次谐波不稳定，需要加入斜坡补偿。
• 优点：① 暂态闭环响应快（对输入电压变化和负载变化都快）；② 有瞬时峰值电流限流功能；③ 输出电压调整可与电压模式的输入电压前馈媲美。
• 缺点：① 占空比大于 50% 时开环不稳定，存在难校正的峰值电流与平均电流误差；② 容易发生次谐波振荡。

8.10 特性与设计要点

1. 电源效率：η = Pout / (Pout + Pd)，Pout 为输出功率，Pd 为转换芯片损耗功率。

2. 欠压保护：EN 脚除使能外还有欠压保护功能。例如输入 12 V、输出 3.3 V，要求输入达到 8 V 才启动、降到 7 V 才断电，可用 Ren1、Ren2 两个电阻按公式计算。VSTART 表示输入升到该值芯片才输出；VSTOP 表示输入降到该值芯片停止输出。

3. 缓（软）启动 soft-start：SS 脚接电容，给电容充电提供内部参考电压。作用：① 延迟单板上电时间；② 减小上电冲击电流。注意：电容过大启动过缓会导致 CPU 启动异常；太小会启动不起来（上电瞬间电流冲击太大）。一般上电时间 1~10 ms。

4. 输出电压：两个采样电阻分压使中点电压正好等于参考电压；可以用三个电阻调节，方便后续调整；电阻精度要用 1%。

5. 自举电容：按芯片要求选型，耐压大于 VIN+2.5 V；储存的能量要能满足上管关闭期间及下一次启动所需。内部两个开关管都是 NMOS 时需要自举电容；若上管是 PMOS 则不需要（不必产生比 Vin 还高的电压）。

   补充：BUCK 上管用 NMOS 时，要让它导通，栅极电压必须高于源极（即开关节点 SW，≈VIN），所以需要自举电路把驱动电压抬到 VIN 以上。

6. 环路设计（COMP 管脚）：相位补偿引脚，接补偿网络提高系统稳定性（改变相位裕量与增益裕量）。

   • 剪切频率（穿越频率）：环路增益为 0 dB 时对应的频率。越高响应越快但越容易不稳定或振荡；过低则瞬态响应不足，可能输出电压异常。设计为开关频率的 1/10~1/20。瞬态响应不足的系统剪切频率往往低于 10 kHz。
   • 相位裕量：环路增益为 0（0 dB）时，信号相位与 180° 的差值；
   • 增益裕量：信号相位为 0（即 -180°）时对应的负增益量。
   • 二者表征开关电源稳定度。裕量不够时，温度、PCB 布局布线、器件个体差异都可能使系统进入不稳定或振荡。一般要求相位裕量 ≥ 45°，增益裕量 ≤ -10 dB。

7. BST：Boost 电压引脚，连接至输出端的 Boost（自举）电容。

8. FBADJ：调节引脚，用于设置输出电压。

9. PGOOD：电源状态指示引脚，检测输出电压是否在规定范围内。

10. BOOT：启动引脚，用于启动芯片。

11. 纹波：由于开关管 S 的通断过程导致电源产生波动。

12. 电流调整率（负载效应）：输出电流不同时测量模块输出电压的变化状态。

8.11 四种电路的计算公式汇总

符号说明：Vi 输入电压，Vo 输出电压，Vd 二极管压降（同步电路无此项），f 开关频率，L 电感，D 占空比，Io 输出电流，IL 电感平均电流，ΔIL 电感纹波电流，ILP 电感峰值电流，ESR 电容等效串联电阻，Uq 电容充放电引起的纹波，Uesr 电容 ESR 引起的纹波。

通用原理（伏秒法则）：稳态时电感"开通时电压 × 开通时间 = 关断时电压 × 关断时间"：Vi × Ton = (Vo + Vd − Vi) × Toff（以异步 boost 为例），且 T = Ton + Toff = 1/f。纹波电流由 U = L·di/dt 推出：ΔIL = U × dt / L。一般取 ΔIL = (0.2~0.4) × IL。

异步 BOOST：

• 开通时间 Ton = (1 − Vi/(Vo+Vd)) × 1/f；关断时间 Toff = (Vi/(Vo+Vd)) × 1/f；占空比 D = Ton/T = 1 − Vi/(Vo+Vd)。
• 电感平均电流 IL = (Vo+Vd)/Vi × Io；
• 电感纹波电流 ΔIL = Vi/(f·L) × (1 − Vi/(Vo+Vd))；
• 电感峰值电流 ILP = IL + ΔIL/2；
• 电感取值范围 L = Vi/(f × (0.2~0.4) × IL) × (1 − Vi/(Vo+Vd))。

同步 BOOST（把 Vd 去掉即可）：

• Ton = (1 − Vi/Vo) × 1/f；Toff = (Vi/Vo) × 1/f；D = 1 − Vi/Vo；
• IL = Vo/Vi × Io；ΔIL = Vi/(f·L) × (1 − Vi/Vo)；ILP = IL + ΔIL/2；
• L = Vi/(f × (0.2~0.4) × IL) × (1 − Vi/Vo)。

异步 BUCK：

• Ton = (Vo+Vd)/(Vi+Vd) × 1/f；Toff = (Vi−Vo)/(Vi+Vd) × 1/f；D = (Vo+Vd)/(Vi+Vd)；
• 电感平均电流 IL = Io；
• ΔIL = (Vo+Vd)/(f·L) × (Vi−Vo)/(Vi+Vd)（导通时电感两端电压为 Vi−Vo）；
• ILP = IL + ΔIL/2（电感饱和电流需大于此值）；
• L = (Vo+Vd) × (Vi−Vo) / (f × (0.2~0.4) × Io × (Vi+Vd))。

同步 BUCK：

• Ton = Vo/Vi × 1/f；Toff = (1 − Vo/Vi) × 1/f；D = Vo/Vi；
• IL = Io；ΔIL = Vo/(f·L) × (1 − Vo/Vi)；ILP = Io + ΔIL/2；
• L = Vo × (1 − Vo/Vi) / (f × (0.2~0.4) × Io)。

输入/输出电容纹波估算（通用思路）：

• 纹波由两部分叠加：ΔV = Uq + Uesr。

  • 容量引起的纹波 Uq：电容充放电导致电荷量变化 Q = C × Uq，由 Q = ½ × 底 × 高（三角形电流波形）估算；
  • ESR 引起的纹波 Uesr：充放电电流最大 ±ΔIL/2，故 Uesr = ΔIL × ESR。

• 陶瓷电容滤波（ESR 小、容量小）：Uq 起决定作用，近似 ΔV ≈ Uq，按允许纹波反推最小容量 C ≥ I × Δt / ΔV。

• 电解电容滤波（容量大、ESR 大）：Uesr 起决定作用，近似 ΔV ≈ Uesr，按允许纹波反推允许的最大 ESR。

---

9. TTL、CMOS、LVDS（逻辑电平）

逻辑电平即数字电路中 0 和 1 对应的电压标准。常见有 TTL、CMOS、LVTTL、ECL、PECL、GTL，以及 RS232、RS422、LVDS 等。TTL 和 CMOS 逻辑电平按电源分：5 V 系列、3.3 V 系列、2.5 V 系列和 1.8 V 系列。

术语：Uoh 输出高电平、Uol 输出低电平、Uih 输入高电平、Uil 输入低电平。

9.1 TTL

由 BJT 晶体管构成（如 STC 单片机），驱动能力强、功耗高。

• 输出：Uoh ≥ 2.4 V，Uol ≤ 0.4 V；
• 输入：Uih ≥ 2.0 V，Uil ≤ 0.8 V。

9.2 CMOS

由 MOS 管构成（如 STM32 单片机），功耗低、驱动能力弱、使用最广泛。

• 输出：Uoh ≈ VCC，Uol ≈ GND；
• 输入：Uih ≥ 0.7×VCC，Uil ≤ 0.2×VCC。

5 V 电源情况下，CMOS 电路可以直接驱动 TTL，而 TTL 电路不能直接驱动 CMOS（因为 TTL 输出高电平最低只有 2.4 V，达不到 CMOS 输入高电平 0.7×5=3.5 V 的要求）。

9.3 TTL 与 CMOS 的区别

1. TTL 是电流控制器件，CMOS 是电压控制器件；
2. TTL 速度快、传输延迟短（510 ns）但功耗大；CMOS 速度慢、延迟长（2550 ns）但功耗低。CMOS 功耗与输入信号频率有关，频率越高芯片越热，属正常现象；
3. TTL 供电一般 5 V；CMOS 为 1.8 V / 2.5 V / 3.3 V / 5 V。

9.4 LVDS（Low-Voltage Differential Signaling，低压差分信号）

为降低电磁辐射、同时提高开关速度而推出的电平标准。

• 差分对输入输出，内部有 3.5~4 mA 恒流源，在差分线上改变电流方向来表示 0 和 1；
• 通过外部 100 Ω 匹配电阻（并在差分线上、靠近接收端）转换为 ±350 mV 的差分电平，中心电平约 1.2 V；
• 速率可达 600 Mbps 以上；
• PCB 要求较高：差分线严格等长，长度差最好不超过 10 mil（0.25 mm）；100 Ω 电阻离接收端不超过 500 mil，最好控制在 300 mil 内。

---

10. OC 门、OD 门、开漏、推挽、图腾柱

一句话理解：开漏/集电极开路输出"只会往下拉，不会往上推"，想输出高电平必须靠外接上拉电阻；推挽输出"既能推又能拉"，高低电平都能主动输出。

10.1 OC 门（Open Collector，集电极开路）

三极管的 C 集电极开路的电路。

10.2 OD 门（Open Drain，漏极开路）

针对场效应管而言，MOS 管的 D 漏极开路。MOS 管在很多场合性能比晶体管好。开漏输出可泛指 OC 门和 OD 门。

工作原理：

• input 输入高电平 → output 输出低电平；
• input 输入低电平 → output 呈现高阻态，电平不确定。
• OC 门 input 为高时 output 实际不是 0 V（三极管存在饱和压降，小功率管约 0.2~0.3 V）；OD 门 input 为高时 output 几乎等于 0 V（MOS 导通阻抗很低）。
• OC/OD 门不具备输出高电平的能力，需要外接上拉电阻（1 kΩ~10 kΩ 都可以）。上拉电阻过大会影响信号切换速度；过小则回路电流大、功耗大，甚至烧坏门电路。

线与逻辑：两个或多个输出端直接连接即可实现"与"逻辑。I²C 总线就是 OC/OD 门结构——正因为高阻态输出和线与逻辑，I²C 才能一个 master 挂多个 slave。一个输出高、一个输出低时，电流经过上拉电阻流向低电平端。

10.3 开漏输出

即 OD 门。开漏输出时输出级的 PMOS 不工作，只有 NMOS 工作。单片机用软件模拟 I²C 通信时，IO 口需设为开漏输出并外接上拉电阻。

10.4 推挽输出

使用两个参数相同的三极管或 MOSFET，以推挽方式工作：两只对称开关管每次只有一个导通，导通损耗小、效率高。

• 三极管推挽：input 高 → 上管 NPN 导通、下管 PNP 截止 → output 高电平；input 低 → 上管截止、下管导通 → output 低电平。
• MOS 推挽：input 高 → 上管 PMOS 截止、下管 NMOS 导通 → output 低电平；input 低 → 上管 PMOS 导通、下管 NMOS 截止 → output 高电平。
• 注意：MOS 管和三极管两种推挽的高低电平逻辑是相反的。

10.5 图腾柱驱动电路

图腾柱其实就是推挽输出的两个三极管电路：上管 NPN，C 极接正电源；下管 PNP，C 极接地。作用：匹配电压，或提高 IO 口的驱动能力（常用于驱动 MOS 管栅极、蜂鸣器等）。

---

11. 集成运放

集成电路是在半导体单晶硅上把晶体管、场效应管、二极管、电阻、电容及连线制作在一起形成的芯片。运放是最常用的模拟集成电路，一句话理解：增益极大的差分放大器，配合反馈可以搭出各种运算电路。

11.1 组成（四部分）

1. 输入级（前置级）：双端输入的高性能差分放大电路。要求输入阻抗高、差模放大倍数大、抑制共模信号能力强、静态电流小，对整体性能至关重要；
2. 中间级：主放大器，多采用共射（晶体管）或共源（MOS）放大电路，电压放大倍数可达几千倍；
3. 输出级：输出电压线性范围宽、输出阻抗小（带载能力强）、非线性失真小，通常采用互补输出电路；
4. 偏置电路：设置各级放大电路的静态工作点。

11.2 特点

① 开环差模放大倍数（增益）超级大；② 差模输入电阻超级大；③ 输出电阻超级小。

11.3 用途

加减乘除运算、积分/微分、电压跟随器、电压比较器、同向/反向放大器、差分放大器、I/V 转换、精密电流源、波形发生器。

11.4 工作原理

• 信号从 "-" 端输入时，输出与输入反相；从 "+" 端输入时，输出与输入同相；两端同时输入时实现减法运算，输出与较大的一方同相。
• 理想运放特性：无限大的输入阻抗、零输出阻抗、无限大的开环增益、无限大的共模抑制比、无限大的频宽。
• 线性区：Vout = 开环增益 × (Vin+ − Vin−)。开环增益非常高（可达几十万倍），所以线性区非常窄：正输入端电压哪怕只高一点，输出就会顶到最大正电压。
• 非线性区：输出要么是 +Uom 要么是 -Uom（饱和），一般用于比较器。
• 电流流向：运放输入端没有电流流入或流出（输入阻抗无限大），但输出端可以流电流；输出电流由供电端提供（电流从电压高处流向低处）。

11.5 单电源与双电源供电

早期运放都是双电源供电（正负电源绝对值相同）；后来为满足便携设备低功耗、减少电源个数的需求出现单电源运放。

总结：单电源运放能用双电源的接法，双电源运放用单电源会有问题。

1. 放大直流信号：单双电源都可以；
2. 放大交流信号：双电源都正常；单电源运放无法放大信号的负半周，必须加"偏置"电压。

区别：双电源的总动态范围、输出电压/电流、精度、负载抗干扰性优于单电源。

• a）供电电压不同；
• b）单电源同向放大器要求输入电压不能为负；
• c）单电源反向放大器要求输入电压不能为正；
• d）单电源放大交流信号必须提供合适的偏置电压。

11.6 参数

• 极限参数：供电电压范围、输入电压范围、工作温度、存储温度；
• 关键参数：输入偏置电流 Ib、输入失调电流 Ios、输入失调电压 Vos、输入失调电压温漂 ΔVos/ΔT、电源电压抑制比 PSRR、共模抑制比 CMRR、共模输入电压 Vcm、轨到轨、开环增益 Aol、增益带宽积 GBW、单位增益带宽、输入阻抗 Rin。

11.7 负反馈

把输出端电压引回负输入端，形成负反馈。分析：若 Vin+ > Vin−，Vout 升高 → 通过反馈使 Vin− 也升高 → 直到 Vin− ≈ Vin+ 时稳定。由于输入端无电流，反馈电阻与输入电阻上的电流相等。

负反馈对电路的影响：

1. 降低放大倍数；2. 提高放大倍数的稳定性；3. 减小非线性失真和噪声；
2. 改变输入电阻：串联负反馈使输入电阻增大，并联负反馈使输入电阻减小；
3. 改变输出电阻：电压负反馈稳定电压、使输出电阻减小；电流负反馈稳定电流、使输出电阻增大。

四种组态：电压串联、电压并联、电流串联、电流并联。

11.8 正反馈

负反馈降低放大能力但改善性能、减小波动、稳定性更好；正反馈提高放大能力——输入和输出信号相位相同，两信号相加，适用于振荡电路。

11.9 虚短与虚断

• 虚短：负反馈下 Vin+ ≈ Vin−，分析时当成短路，但不是真的短路；
• 虚断：运放输入端没有电流流入流出（输入阻抗非常高），分析时把两输入端想象成断开。

补充：虚短、虚断是分析一切运放线性电路的两把"金钥匙"：用虚短列电压方程，用虚断列电流方程。

11.10 典型应用电路

1. 电压跟随器：Vout = V− ≈ V+ = Vin。电压跟随时反馈回路也要加电阻（几百欧到 10 kΩ 以内），防止干扰、让电路更稳定。
2. 反向比例电路：V+ 接 GND → V− ≈ 0（虚地）。R1 与 R99 电流相等：(Vin − V−)/R1 = (V− − Vout)/R99 → Vout = −(R99/R1)×Vin。Rx 为直流平衡电阻，Rx = R1 // R99（并联），作用是使内部差分放大器尽量平衡，提高共模抑制比、减小零漂。两个输入端电位始终近似为零，只有差模信号，抗干扰能力强。
3. 同向比例电路：输入加在同相端，输出与输入同相。(Vout − V−)/R99 = (V− − 0)/R1 → Vout = [1 + (R99/R1)]×Vin，Rx = R1 // R99。输入阻抗等于运放输入阻抗，接近无穷大。
4. 积分电路：电容电压等于流过其电流的积分。Vout = −(1/C)∫i5 dt，i5 = i1 = Vin/R → Vout = −(1/RC)∫Vin dt。用途：① 方波变三角波；② 去除高频干扰；③ 移相；④ 模数转换中把电压量变为时间量。为防止低频增益过高，常在电容上并联一个电阻。
5. 差分放大：放大差模信号、抑制共模信号；利用电路对称性和负反馈稳定静态工作点，广泛用于直接耦合电路和测量电路输入级。

11.11 比较器电路

开环（无负反馈）运放可当低端比较器：V+ > V− 时输出正向饱和 +Usat；V− > V+ 时输出反向饱和 −Usat。

• 过零比较器：输入电压过零点时输出翻转；
• 电压比较器：把过零比较器的一个输入端从接地改接到固定电压。

11.12 滤波器

种类：

• 按处理信号分：模拟滤波器、数字滤波器；
• 按元器件分：有源、无源；
• 按通过频段分：低通 LPF、高通 HPF、带通 BPF、带阻 BEF、全通 APF；
• 按截止频率 fp 附近的频率特性形状分：Butterworth（巴特沃斯）、Chebyshev（切比雪夫）、Bessel（贝塞尔）等。

作用：① 有用信号与噪声分离，提高抗干扰性和信噪比；② 滤掉不感兴趣的频率成分，提高分析精度；③ 从复杂频率成分中分离出单一频率分量。

时域与频域：

• 时域信号：幅值随时间变化（示波器视角）；频域信号：幅值随频率变化（频谱仪视角）。
• 时域→频域靠傅立叶级数（周期信号）和傅立叶变换（非周期信号）。时域越宽，频域越窄。
• 任何周期波形都可看作不同振幅、不同相位正弦波的叠加；不同频率的正弦波称为频率分量。相位差 = 时间差/周期 × 2π。

滤波电路：无源滤波由 R、L、C 组成；有源滤波是在无源 RC 滤波基础上增加运放。

• RC 低通滤波器：电阻与信号路径串联、电容与负载并联。原理：电容隔直通交，高频分量经电阻后对地短接（经电容入地），只有低频分量输出到后端。
• 截止频率：输入信号幅度降低 3 dB 的频率（-3 dB 对应功率降低 50%），故也称 -3 dB 频率。fc = 1/(2πRC)。
• 幅频/相频特性：|A(f)| = 1/√(1+(2πfτ)²)，φ(f) = −arctg(2πfτ)，其中 τ = RC。

11.13 IIR 与 FIR 滤波器区别（数字滤波器）

11.14 零点漂移（温漂）

原因：① 电源电压稳定性（决定静态工作点 Q）；② 元器件老化变性（阻值改变）；③ 温度变化（三极管是半导体器件，参数易受温度影响）。

解决：恒温措施；补偿法（用热敏元件抵消放大器变化）；采用直流负反馈稳定静态工作点。

11.15 共发射、共集电极、共基极三种放大电路

---

12. 光耦、蜂鸣器、继电器、可控硅

12.1 光耦

原理：以光为媒介传输电信号，把发光器（红外 LED）与受光器（光敏半导体管/光敏电阻）封装在同一管壳内，实现"电—光—电"控制，输入输出电气隔离。

分类：

• 非线性光耦：电流传输特性非线性，适合开关信号传输，不适合模拟量（如 4N 系列）；
• 线性光耦：特性曲线接近直线，小信号性能好，可线性隔离控制（如 PC817A-C 系列）。

作用：① 输入输出隔离，用于通信和控制的信号隔离；② 有效抑制尖脉冲和杂波干扰；③ 响应速度极快（μs 级，快的有 ns 级）；④ 安全保护：外部设备故障或输入线短接也不影响另一侧，输入输出回路间可承受几千伏高压。

参数：

12.2 蜂鸣器

一体化结构的电子讯响器。

按组成结构分：

按工作方式分（注意："源"指震荡源，不是电源）：

12.3 继电器

继电器是用较小电流控制较大电流的"自动开关"，具有控制系统（输入回路）和被控制系统（输出回路）。

分类：

名词解释：

• 常开端：线圈不通电时触点断开，通电后闭合，用"合"字拼音字头 H 表示；
• 常闭端：线圈不通电时触点闭合，通电后断开，用"断"字拼音字头 D 表示；
• 公共端：开关输入，如接 12 V、24 V、220 V。

参数：额定工作电压（线圈所需电压，可交流可直流）；直流电阻（电磁继电器指线圈直流电阻，可用万用表测；固态继电器指输入回路阻抗）；吸合电流（产生吸合动作的最小电流，实际给定电流必须略大于它）；释放电流（产生释放动作的最大电流，远小于吸合电流）；触点切换电压和电流（决定能控制的电压电流大小）；触点寿命（针对电磁继电器，指触点弹片切换次数，理论可达百万次）。

12.4 可控硅（SCR，晶闸管）

具有三个 PN 结的四层结构大功率半导体器件，特点：体积小、可调压、无触点开关。

应用领域：整流（交流→直流）、逆变（直流→交流）、变频（交流→交流）、斩波（直流→直流）、无触点开关，适用于大功率场合的开关控制。

工作原理：可等效为 PNP + NPN 两个三极管互锁。起初截止；当 G 极加高电平 → NPN 导通 → 拉低使 PNP 导通 → 正向电压又加回 G 端使 NPN 保持导通，形成正反馈自锁。此时去掉 G 极信号，可控硅仍保持导通。

• 导通条件：UAK > 0（阳极-阴极正向电压）且 UGK > 0（门极触发）→ T1 导通 → T2 导通 → T1 进一步导通 → 正反馈 → 迅速导通。
• 截止条件：① UAK 加反向电压或不加触发信号（UGK = 0）；② 正向导通后要令其截止，必须减小 UAK 或加大回路电阻，把阳极电流降到维持电流以下，使正反馈不能维持。

结论：① 晶闸管具有单向导电性；② 一旦导通，控制极失去作用，必须靠降低阳极电流来关断。

主要参数：VGT（门极触发电压，控制通断至少需要达到的电压）；IGT（门极触发电流）；IH（维持电流，导通后保持导通的最小电流，小于它就关断）。

---

13. EMC、磁珠、磁环、ESD

13.1 EMC（电磁兼容性）

设备在其电磁环境中符合要求运行，并且不对环境中的任何设备产生无法忍受的电磁干扰的能力。两方面要求：① 设备对外产生的电磁干扰不超过限值；② 设备对环境中的电磁干扰具有一定抗扰度。

三要素：电磁骚扰源（发射电磁能量的装置）、耦合途径（传输骚扰的通路或媒介）、敏感设备（受骚扰影响的设备）。骚扰源的电磁骚扰通过耦合途径传给敏感设备，即造成电磁干扰。

信号频谱：时域——电压随时间变化（示波器）；频域——谐波幅度随频率变化（频谱仪）。

13.2 EMC 优化（从三要素入手）

1. 干扰源：① BUCK/BOOST 等功率环路引起的干扰，PCB 设计时尽量减小环路面积；可选用开关频率较低的 IC，频率低 EMC 会好些；② 满足要求的前提下尽量降低系统时钟频率，或充分利用时钟电路的倍频器（用低频晶振+片内倍频）。
2. 耦合路径：高速电路可用屏蔽罩阻断路径；导线上可套磁环。
3. 敏感设备：尽量远离干扰源。

13.3 静电放电 ESD

具有不同静电电位的物体由于直接接触或静电感应引起的静电电荷转移（Electro-Static-Discharge）；通常指静电场能量达到一定程度后击穿其间介质进行放电的现象。

13.4 磁珠（Ferrite Bead，FB）

铁氧体磁珠滤波器，是一种电感型 EMI 静噪滤波器。一句话理解：低频时它像电感，高频时它像电阻，把高频噪声吃掉变成热。

• 对高频信号有较高阻碍作用，用于抑制信号线、电源线上的高频噪声和尖峰干扰，还能吸收静电脉冲；吸收噪声并转换为热能，消除传输线噪声。

参数：

• 阻抗：标称如 100R@100MHz（100 MHz 下阻抗 100 Ω）。阻抗越大抑制噪声效果越好；不同频率信号经过时阻抗不同。
• DCR 直流阻抗：用于电源线时 DCR 会造成压降，导致 IC 工作异常。DCR 越小封装越大；一般越小越好，对信号衰减越小。磁珠的直流电阻要小于电感的直流电阻。
• 额定电流 Ir：正常工作时允许的最大电流。
• 直流重叠特性：温度超过 85 ℃ 时额定电流急剧下降，使用时要关注温度并降额；超过额定电流 20% 的直流偏置场合使用铁氧体磁珠。

损耗：主要为铁芯损耗 = 磁滞损耗 + 涡流损耗。

频率特性：等效为电感+电阻串联。低频时呈感性，起反射噪声作用；高频时呈阻性，吸收噪声转为热能。

应用：隔离模拟电源和数字电源。

选型：① 用于滤除噪声时，噪声频带要大于转折点频率（磁珠呈阻性，吸收噪声转热能）；② 用于信号滤波时，信号频带要小于转折点频率（磁珠呈感性，减少信号衰减）。

磁珠与电感的区别：

13.5 磁环（铁氧体磁环）

常用抗干扰元件，对高频噪声有很好抑制作用，一般用铁氧体材料（Mn-Zn）制成。低频时阻抗很小，信号频率升高时阻抗急剧升高。

选型：① 阻抗：用示波器测量干扰频率，选择该频率下阻抗较高的磁环；② 尺寸：确保导线可以穿过。

---

14. UART、I²C、SPI（板级通信接口）

14.1 UART

全双工异步通信，两根线：发送 TX 与接收 RX。

通信过程：空闲时为高电平 → 拉低表示起始位 → 8 个数据位 → 校验位 → 拉高表示停止位，进入空闲等待下一次传输。

• 起始位：先发逻辑 0，表示传输开始；
• 数据位：支持 4、5、6、7、8 位等，双方须事先约定；
• 校验位：奇偶校验（若不要校验，协议就是"开始+数据+停止"）；
• 停止位：一个字符的结束标志。

特点：抗干扰能力差、通信距离短；空闲时信号线为 1（高电平）。

波特率：每秒传输的二进制位数。例：波特率 9600、时钟 50 MHz，则每位计数为 50000000/9600 ≈ 5208，每位占用时间 1s/9600 = 104166 ns。

14.2 I²C

串行、半双工、近距离、一主多从，可挂多个从设备，扩展性好。两根线：SDA（串行数据线）和 SCL（串行时钟线）。总线空闲时 SCL 和 SDA 由上拉电阻拉高保持高电平。

速率：标准模式 100 kbit/s；快速模式 400 kbit/s；高速模式 3.4 Mbit/s。

起始与终止信号（SCL 为高期间）：

• SDA 由高到低 → 起始信号（START）；
• SDA 由低到高 → 终止信号（STOP）；
• ACK（从机应答）：拉低代表收到数据。

通信时序：主机发起始信号 → 发送从设备地址 → 根据应答判断从机是否存在 → 发送/接收数据（每字节后跟应答）→ 主机发停止信号结束。

写时序：START → DeviceID(8bit) → ACK → 寄存器地址(8bit) → ACK → 写数据(8bit) → ACK → STOP

读时序：START → DeviceID → ACK → 寄存器地址 → ACK → 重复START → DeviceID → ACK → 读数据(8bit) → NACK（主机不应答）→ STOP

特点：I²C 需要开漏输出 + 上拉电阻实现"线与"——只要有一个设备发低电平，总线就是低电平；所有设备都发高（实为释放总线呈高阻）时总线才为高电平。

14.3 SPI

高速、全双工、同步通信总线，一主多从。四根线：MISO（主入从出）、MOSI（主出从入）、SCLK（时钟）、CS/SS（片选）。

时钟极性（CPOL）和时钟相位（CPHA）组合出 4 种通信模式：

• CPOL：空闲时时钟是高电平还是低电平；
• CPHA：数据在时钟上升沿还是下降沿采样；
• 例：CPOL=0、CPHA=0：SCK 空闲为低电平，数据在上升沿采样、下降沿发送。

通信过程：主机拉低 CS/SS 启动通信 → 主机发送时钟信号 → 双方在每个时钟沿采样/移出一位，两个移位寄存器的内容被交换。

特点：

1. SPI 信号上常串联几十欧电阻，作用：① 阻抗匹配（信号源阻抗低，串阻改善匹配减少反射）；② 与线上电容构成 RC，减缓信号边沿（速率较高时减少过冲）；③ 调试方便（可断开测量）。
2. 比 I²C 快，速度可达几 Mbps。

---

15. RS232、RS485、RS422、CAN、USB

15.1 RS232 / RS422 / RS485

差分传输：用两根信号线传一路信号，两线信号幅值相等、相位相差 180°（极性相反），用它们的差值表示逻辑 0 和 1，可抑制共模干扰。

使用 RS485 通信时，只需在 RS232 端口上接 RS232→RS485 转换头，无需修改程序。

15.2 CAN 通信（Controller Area Network）

异步半双工总线，汽车电气部分即采用 CAN 总线通信。

• 两个 ISO 标准：ISO11898 为 125 kbps~1 Mbps 高速通信标准（闭环）；ISO11519-2 为 125 kbps 以下低速通信标准（开环）。
• kbps 是位速率（比特率），与波特率不是一回事：单位时间内线路传输的二进制位数，单位 bps 或 b/s。

原理：多个器件挂载在同一 CAN 总线上（同一总线上所有器件通讯速率必须相同），各部分汇集到网关，由网关在不同速率的总线间转发。

CAN 组成有两种方式：① CPU 集成 CAN 控制器，外接 CAN 收发器（如 STM32）；② CPU 与 CAN 控制器分开，使用时需配置 CAN 接口电路。

电平：CAN 收发器用于 TTL 电平与差分电压信号相互转换。

• CAN_H − CAN_L < 0.5 V 时为隐性，表现为逻辑 1（高电平）；
• CAN_H − CAN_L > 0.9 V 时为显性，表现为逻辑 0（低电平）；
• 没有数据发送或发送逻辑 1 时，两条线电平一样都为 2.5 V。

通信过程：CAN 控制器把 CPU 信号转换为逻辑电平（逻辑 0=显性，逻辑 1=隐性），CAN 收发器再转换为差分电平输出到总线。总线空闲时任意节点都可发送；多个节点同时发送时，优先级高（ID 小）的节点获得发送权（仲裁机制）。数据以数据帧形式传输，帧以一个显性位（逻辑 0）开始、以 7 个连续隐性位（逻辑 1）结束，分为仲裁段、控制段、数据段、CRC 段和 ACK 段。

位同步时序：CAN 没有时钟信号线，采用位同步。一帧由很多位组成；发送单元在非同步情况下每秒发送的位数称位速率。一位分为 4 段：同步段（SS）、传播时间段（PTS）、相位缓冲段 1（PBS1）、相位缓冲段 2（PBS2）。

15.3 USB（Universal Serial Bus，通用串行总线）

发展：1.0 → 1.1 → 2.0 → 3.0 → 3.1 → 3.2 → 4。

接口类型：Type A / Type B / Type C；小型版叫 Mini；更小的叫 Micro。

接口引脚：

1. USB 2.0（4 条线）：VBUS（+5 V 供电）、GND、差分数据 D+、D−。D+ 比 D− 大 200 mV 时为 1，小 200 mV 时为 0；半双工差分信号。

2. USB 3.0 Type-A（向下兼容 2.0，9 个引脚）：VBUS、USB2.0 差分对、电源 GND、信号地，加全双工的 StdA_SSRX±（超高速接收）、StdA_SSTX±（超高速发送）。

3. Type-C（24 个引脚）：

   • VBUS：电源；
   • TXn±/RXn±：USB3.0/3.1 高速数据线；
   • D+/D−：USB2.0 数据线；
   • CC：逻辑功能识别及配置——识别 Device/Host/Dual Role（主从/双角色）、识别正反插、识别是否支持 PD 快充等；两根 CC 用于检测正反插和充电功率控制；
   • VCONN：一个 CC 传信号时另一个变成供电 VCONN，给线缆芯片供电 3.3 V 或 5 V；
   • SBU1/2：辅助信号，DP 模式下的 AUX 协议信号。

布线：

1. USB 差分阻抗控制：USB2.0/USB3.0 均为 90 Ω（±10%），对内等长误差 5 mil；
2. 全双工信号需要 AC 耦合电容，一般取 100 nF；USB 3.0 的 Host RX 接 Device TX，Host TX 接 Device RX（交叉连接）。

15.4 传输速率单位

小写 b 代表 bit（比特），大写 B 代表 Byte（字节）。

• Mbps = Mbit/s，每秒传输的兆比特数；MB/s 每秒传输的兆字节数；
• 1 Byte = 8 bit，换算比例 8:1：8 Mbps = 1 MB/s，1 Mbps = 0.125 MB/s。

---

16. 电机

16.1 特点与分类

• 分类：直流电机（有刷和无刷）、交流电机（同步、异步、三相和单相）、步进电机；
• 参数：额定电压、额定电流、额定功率、额定转速、额定扭矩等；
• 控制：开环控制、闭环控制、PID 控制、PWM 控制等；
• 驱动：电机驱动器、电机控制器、电机驱动模块等。

三组重要对比：

1. 有刷与无刷：区别在于有无碳刷。有刷电机工作时线圈和换向器旋转，磁钢和碳刷不转，靠换向器和电刷完成电流换向；无刷电机电子换向——线圈不动、磁极转动，通常用霍尔元件感应永磁体位置来控制电流方向。
2. 同步与异步：看定子和转子速度是否一致。同步电机的永磁体/电磁铁跟着旋转磁场以相同速度运动，需要外部控制器提供同步信号；异步电机（感应电机）可通过改变供电频率调节转速，也可用变频器控制。
3. 直流与交流：直流电机两根线供电即可旋转，正电压正转、反压反转，电压越大转速越快；交流电机分同步和异步。

16.2 直流有刷电机（BDC）

定子上安装固定的主磁极和电刷，转子上安装电枢绕组和换向器。原理：直流电能通过电刷和换向器进入电枢绕组产生电枢电流，电枢电流磁场与主磁场相互作用产生电磁转矩使电机旋转。目前主要使用 PWM 调速。

驱动方式：

1. 只需开关、不需变速换向：继电器、BJT 或 MOS 开关控制通断；
2. 开关+变速、不换向：PWM 控制电子开关（图腾柱驱动）；
3. 开关+变速+换向：PWM 控制 H 桥。

优点：价格便宜；控制方便，施加直流电压即可转动。缺点：电刷磨损；电刷与换向器间电弧产生电噪声；摩擦生热；寿命短。

16.3 直流无刷电机（BLDC）

由电动机主体和驱动器组成，内部装位置传感器检测转子极性，驱动器由功率电子器件和集成电路构成。直流电经电力电子线路逆变（直流变交流）后驱动电机——驱动电流是不折不扣的交流。控制器监测和控制转速、电流和方向。

按驱动电流波形分：

• 梯形波（方波）驱动：无刷直流电机 BLDC；
• 正弦波驱动：永磁同步电机 PMSM（实际就是伺服电机）。

BLDC 比 PMSM 造价便宜、控制方法简单。

优点：无电刷、低干扰；噪音低、运转顺畅；寿命长、维护成本低。缺点：价格贵；驱动复杂（常用霍尔传感器模式）。

16.4 步进电机

把电脉冲信号转变为角位移或线位移的开环控制电机。控制脉冲个数 → 控制角位移量 → 准确定位；控制脉冲频率 → 控制转速和加速度 → 调速。

• 优点：控制简单，低速扭矩大，成本低；
• 缺点：存在空载启动频率——超过一定速度无法启动并伴有尖锐啸叫；开环控制精度和速度不如伺服电机。
• 开环控制：逐步输入脉冲，每个脉冲转一个固定步距；闭环控制：结合位置反馈传感器，实现更精确的位置控制。

单极性 4 相 5 线步进电机：精度高、适合定位要求高的场合；可靠性好、寿命长。缺点：控制不当易产生共振；难达到较高转速。驱动方式：

双极性 2 相 4 线步进电机：同样精度高、可靠性好、寿命长，缺点同样是易共振、转速受限。驱动方式：单四拍（A+ B+ A− B− 循环，电流/扭矩最小）、双四拍（A+B+ → B+A− → A−B− → B−A+ 循环，电流/扭矩最大）、八拍（A+ → A+B+ → B+ → B+A− → A− → A−B− → B− → B−A+ 循环，居中）。

16.5 伺服电机

将输入电压信号（或脉冲数）转换为电机轴上的机械输出量，拖动被控元件。要求转矩能通过控制器输出的电流控制，反应快、体积小、控制功率小，主要用于运动控制系统尤其是随动系统。

• 步距角由编码器决定，控制精度非常高；
• 有直流和交流之分，绝大部分伺服电机指交流永磁同步伺服电机或直流无刷电机；
• 优点：速度、位置控制非常准确，效率高，寿命长；缺点：控制复杂，价格昂贵，需要专业人士才能驾驭。

16.6 舵机

一种常见的伺服电机，由小型直流电机、控制电路板、电位计和齿轮组构成。

• 模拟舵机：无 MCU，纯模拟电路，同型号之间会有性能差异；
• 数字舵机：有 MCU 控制器，内部采用算法优化，性能比模拟舵机好。

---

17. SI 信号完整性

17.1 定义

信号完整性（Signal Integrity，SI）指信号线上的信号质量。当信号能以要求的时序、持续时间和电压幅度到达接收端时，电路就有很好的信号完整性；反之则出现信号完整性问题。

三个方面：① 波形完整性（Waveform integrity）；② 时序完整性（Timing integrity）；③ 电源完整性（Power integrity）。

17.2 信号完整性问题

根源：频率提高、上升时间减小、摆幅降低、互连通道不理想、供电环境恶劣。

对局部总线的主要问题：反射、串扰、电源/地噪声、时序等。

1. 反射：传输线特征阻抗与源端或负载阻抗不匹配时信号发生反射，使波形出现过冲、下冲和振铃。过冲（Overshoot）是信号跳变的第一个峰值/谷值（超出电源电平或低于地电平的额外电压）；下冲（Undershoot）是随后的反向谷值/峰值。过大过冲长期冲击会损坏器件，下冲降低噪声容限，振铃增加信号稳定所需时间、影响系统时序。
2. 串扰：信号在传输线上传播时，电磁能量通过互容和互感耦合，对相邻传输线产生不期望的噪声干扰。与走线长度、信号线间距、参考地平面状况有关。
3. 信号延迟和时序错误：信号在 PCB 导线上以有限速度传输存在延迟，过多延迟或延迟不匹配会导致时序错误。
4. 振铃：未做阻抗匹配或匹配不好时，信号在源端和负载端之间来回反射，形成明显振铃。

---

18. 晶振与锁相环

晶振为单片机工作产生时钟频率；不同子系统需要不同频率时，用锁相环提供所需时钟。

18.1 晶振

晶体（crystal）与晶振（oscillator）的区别：

区别就在有没有时钟电路：用外部晶体时，MCU 内部提供时钟电路配合构成完整振荡器；用外部有源晶振时，直接把时钟输出脚接到 MCU。

外部晶振与内部晶振对比：外部——频率精度高、受温度影响小、低功耗；内部——精度低、受温度影响大、成本低，不涉及串口通信且精度要求不高时可用。

参数：

• 标称频率：晶振的标准频率，如 26 MHz、32.768 kHz；
• 负载电容 CL：晶振正常振荡所需的电容，需在晶体两端外接电容匹配：CL = C1×C2/(C1+C2) + CS，CS 为 PCB 寄生电容（一般 3~5 pF）。取 C1=C2 时简化为 CL = C1/2 + CS。增大负载电容 → 振荡频率下降；减小负载电容 → 频率上升。
• 频率误差 / 频率稳定度：相对标称频率的变化量，单位 ppm（百万分之一），越小精度越高。

PCB 注意事项：

1. 两个匹配电容尽量靠近晶振摆放；
2. 晶振由石英晶体构成，怕外力撞击跌落，布局时不要放在 PCB 边缘，尽量靠近芯片；
3. 晶振走线要用 GND 保护，远离 RF、CLK 等敏感及高速信号。

18.2 锁相环（PLL，Phase-Locked Loop）

一种反馈控制电路，使内部振荡信号与外部输入信号同步（同频同相）。由鉴相器 PD、低通滤波器 LPF、压控振荡器 VCO 组成。

工作过程：VCO 输出经采集分频后与基准信号同时输入鉴相器 → 鉴相器比较两信号频率/相位差，输出直流脉冲电压 → 环路滤波器滤除谐波和杂波 → 控制电压使 VCO 频率改变 → 很快稳定在期望值。

• 鉴相器 PD：检测输出与输入信号的相位差。f2 滞后 f1 时，在差异段输出脉冲；fr > fo 时输出正脉冲使 VCO 频率提高，fr < fo 时输出负脉冲。
• 低通滤波器 LPF：鉴相器输出是矩形波，高低电平突变，需要滤波使其平滑；滤除鉴相器输出电压中的高频成分和噪声；PD 脉冲经环路滤波器积分得到直流电压 VR 控制 VCO。
• 压控振荡器 VCO：输出频率与输入控制电压对应的振荡电路。控制电压变化 → 频率改变 → 当 fr = fo 相位一致时，PD 端呈高阻抗状态，PLL 被锁定（Lock）。
• 反馈分频器（实现倍频的原理）：对输出 fo 作 N 分频得 fN，送入鉴相器与参考频率比较；锁定时 fN = fi，故 fo = N × fi，实现倍频。

---

19. AD/DA（模数/数模转换）

19.1 ADC 基础

ADC 将模拟信号转换为数字信号。原理：通过采样—保持—量化—编码，把连续波形的模拟信号变成间断的数字信号。模拟量可以是电压、电流等电信号，也可以是压力、温度、湿度、位移、声音等非电信号；通常转换成 10~16 位二进制数。

• 采样：把随时间连续变化的模拟量变成时间离散的模拟量。根据奈奎斯特定理，采样频率 fs 与信号最高频率 fmax 必须满足 fs ≥ 2×fmax。例：1 M 采样率采 1 kHz 信号，一个周期有 1000 个点。
• 保持：每次转换都需要时间，保持电路把采样值稳定一段时间，为量化编码提供稳定值。
• 量化：把连续幅度范围分成有限个不重叠的子区间，每个区间用一个确定数值表示，连续信号变为有限个离散电平的近似。
• 编码：把量化后的幅值用对应的二进制码表示。

参数：

分类：

• 间接 ADC：先把模拟电压转成时间或频率等中间量，再转成数字量，如双积分型；
• 直接 ADC：直接转换成数字量，如并联比较型、逐次逼近型。

19.2 DAC 基础

数模转换器（D/A、DAC），把数字信号转变为模拟信号。

参数：分辨率（n 位 DAC 分辨率为 1/2ⁿ，位数越高分辨率越高）；转换速度（建立时间和转换速率）；精度。

分类：

• 电压型 DAC：权电阻网络型、T 型电阻网络型、树形开关网络型；
• 电流型 DAC：权电流型、倒 T 型电阻网络；
• 电压输出型（如 TLV5618）：可内置输出放大器以低阻抗输出；直接输出电压的器件仅用于高阻抗负载，因无放大器延常常作高速 DAC；
• 电流输出型（如 THS5661A）：大多外接电流-电压转换电路（输出脚接负载电阻，或外接运放）；
• 乘算型（如 AD7533）：使用恒定基准电压，可做乘法运算、数字衰减器和调制器。

19.3 AD/DA 选型

① 精度；② 速度：按输入信号最高频率确定，转换速率要高于系统要求的采样频率；③ 通道数：有的单芯片含多个 A/D、D/A 模块，可多路同时转换；④ 数字接口方式：并行/串行（串行有 SPI、I²C 等多种标准）。

---

20. OSI 七层 / TCP/IP

OSI（Open System Interconnect，开放式系统互联）是一个完整完善的宏观模型；TCP/IP 协议提供点对点的链接机制，把数据的封装、定址、传输、路由以及目的地接收都标准化，更侧重互联网通信核心。

20.1 七层模型

20.2 物理层

通过物理手段把电脑连接起来，规定网络的电气特性，负责传送 0 和 1 的电信号。

20.3 数据链路层

传输单元：帧（Frame）。典型设备：网桥、交换机。在物理层之上，确定 0 和 1 的分组方式。

• 以太网协议：一组电信号构成一个数据包叫"帧"，每帧分为标头（Head）和数据（Data）；标头包含发送者、接收者、数据类型等说明项。
• MAC 地址：连入网络的设备必须有网卡接口，数据包从一块网卡传到另一块网卡；网卡地址即 MAC 地址，全世界独一无二，用于定位网卡和数据包路径。
• 广播：以太网向本网络（局域网）内所有计算机发送，每台计算机自己判断是否为接收方——读取标头中的接收方 MAC 地址与自身比对，相同则收下，否则丢弃。广播主要通过交换机进行。

20.4 网络层

广播只在发送者所在局域网内进行；互联网由一个个子网组成更大的网络。为区分哪些 MAC 地址属于同一子网，网络层引入"网络地址"即 IP 地址。

• IP 协议：规定网络地址的协议。有 IPv4 和 IPv6 两版。IPv4 地址由 32 个二进制位组成，分四段十进制数表示（0.0.0.0 ~ 255.255.255.255）。例：172.16.254.1——前 24 位（172.16.254）是网络部分，后 8 位（最后的 1）是主机部分。每台计算机都有一个 IP 地址。
• 子网掩码（subnet mask）：表示子网络特征的 32 位二进制数，网络部分为 1、主机部分为 0，用于判断 IP 地址的网络部分。例：255.255.255.0。
• 路由 routing：不在同一子网时采用"路由"方式——通过互联网络把信息从源地址经若干中间节点传输到目的地址。
• 路由器 Router：实现路由功能的机器，可通俗理解为配备多个网卡的专用电脑，让网卡接入不同网络。
• 网关 Gateway：路由器的一种，网络层使用的路由器称为网关；通常说的网关就是路由器的 IP。
• 网络交换机：扩大网络的器材，为子网提供更多连接端口。
• LAN / WAN / WLAN：LAN 局域网；WAN 广域网（跨地域网络集合，含大小子网）；WLAN 无线局域网（即 WiFi）。家用路由器一般包含交换机和路由器：WAN 口接 Internet，LAN 口接局域网设备。
• 路由过程示例：主机 145.15 发包给 146.21——① 若同一子网，用自己的网卡经交换机直传；若不同子网，先发给网关路由器（通过广播 MAC 地址找到路由器）；② 中间路由器通过不同网卡接力转发 IP 包；③ 最后一个路由器与目标主机在同一局域网，经交换机广播送达。这个过程叫 routing。
• ARP 协议：把 IP 地址与 MAC 地址的对应关系传播到局域网每台主机和路由器。每台主机/路由器都有 ARP cache 存储对应关系；ARP 包中包含自己的 IP 和 MAC 地址。ARP 只用于 IPv4；IPv6 用邻居发现协议（NDP）替代。

20.5 传输层

• 端口号：同一台主机上许多程序都用网络，需要一个参数区分数据包给哪个进程——即端口号（程序的编号）。端口是 065535 的整数（16 位二进制）；01023 被系统占用，用户只能用大于 1023 的端口。HTTP 默认 80 端口，8080 用于代理服务。传输层建立"端口到端口"（程序到程序）的通信；网络层建立"主机到主机"的通信。
• Socket：进程间通信分主机内部进程间通信和跨主机网络进程间通信（socket 通信）；socket 本质是编程接口（API）。
• UDP/TCP：都是传输层协议，主要作用是在应用层数据包标头加上端口号。UDP 简单易实现，但可靠性差，发出后无法知道对方是否收到；TCP 是有确认机制的协议，每个包都要求确认，丢包则重发，主要确认机制是"三次握手、四次挥手"。

20.6 应用层（三合一）

应用层规定应用程序的数据格式。

• 上网设置：新电脑插上网线，填四个参数即可上网：① 本机 IP 地址；② 子网掩码；③ 网关 IP 地址；④ DNS 的 IP 地址。
• DNS 解析：域名系统（Domain Name System，端口 53），把域名和 IP 地址相互映射的分布式数据库。如访问 www.google.com，本机先请求 DNS 服务器，DNS 把域名解析成对应 IP 地址返回。

20.7 自顶向下的数据包旅程（访问网页全过程）

设本机参数：IP 192.168.1.100，子网掩码 255.255.255.0，网关 192.168.1.1，DNS 8.8.8.8，浏览器访问 www.google.com：

1. 主机向 DNS 服务器 8.8.8.8 的 53 端口发送 DNS 数据包；DNS 响应告知 Google 的 IP 是 172.194.72.105；
2. 用子网掩码判断该 IP 不在同一子网；
3. 数据包须经网关 192.168.1.1 转发（接收方 MAC 填网关的 MAC）；经过多个网关转发后到达 Google 服务器；服务器根据 IP 标头序号把多个包拼起来，取出完整 TCP 数据包，读出"HTTP 请求"，做出"HTTP 响应"，再用 TCP 协议发回；本机收到响应后显示网页，完成一次网络通信。

---

21. 交换机、MAC、PHY、网络变压器

21.1 交换机

• 没有 IP 路由功能、仅处理数据链路层的叫二层交换机；带 IP 路由功能的叫三层交换机。

交换机与路由器的区别：

交换机能做的路由都能做；路由可以分割广播域（子网）、提供防火墙功能，交换机不可以。

21.2 MAC 与 PHY 的总体关系

以太网系统由 MAC 控制器、PHY 芯片、网络变压器和 RJ45 接头组成，有的系统还有 DMA 控制。一般 CPU、MAC、DMA 集成在一块芯片上；PHY 含大量模拟器件，MAC 是典型数字电路，所以 MAC 集成进 CPU 而 PHY 留在片外。为节省空间，常把网络变压器和 RJ45 接头集成在一起。

21.3 PHY（物理层接口收发器）

• STA（管理实体，一般为 MAC 或 CPU）通过 MII 对 PHY 的行为和状态进行管理控制，具体动作通过读写 PHY 内部寄存器实现。
• 作用：把数字信号转成模拟信号在网线或光纤上传输（反之亦然）。因涉及模拟信号，大部分 PHY 单独做成芯片。
• PHY 与 MAC 通过 MII 接口传数据，对发送数据编码、对接收数据解码。

21.4 MAC（Media Access Control，媒体访问控制）

位于 OSI 数据链路层，由硬件控制器及 MAC 通信协议构成，负责控制与连接物理层介质。

作用：① 封装网络层数据为帧、实现帧同步，处理目标/源 MAC 地址，对 PHY 传输错误进行校准；② 控制 PHY 芯片。一般以太网 MAC 一端连 PCI 总线，另一端通过 MII 接口连 PHY 芯片。

21.5 MII 家族（MAC 与 PHY 之间的传输标准）

MDIO 协议（SMI 协议）：一根 MDC 时钟线 + 一根 MDIO 双向数据线；用于主设备连接管理多个 PHY 设备。

21.6 网络变压器

一般由共模电感、中心抽头、变压器三部分构成；有两种结构（共模电感在前、变压器在后，或变压器在前、共模电感在后），推荐共模电感在后面。变压器匝数比为 1:1，传输交流信号。

作用：

1. 信号传输：阻抗匹配（Bob Smith 电路），滤除共模干扰，增强信号，可传更远距离；
2. 隔离：隔离 PHY 端和 RJ45 端的直流分量，隔离外部干扰，防雷击，耐压 2 kV~3 kV；
3. 耦合：外部设备电平不同时，仅耦合交流信号，使电平与 PHY 端一致，保护 PHY 芯片。

Bob Smith 电路作用：浪涌防护；降低 EMC 测试辐射。

21.7 RJ45

RJ45 是布线系统中信息插座连接器（Registered Jack，"注册的插座"），由插头（水晶头）和插座（模块）组成。以太网中只使用 1、2、3、6 四根线：1、2 负责发送数据（TX+、TX−），3、6 负责接收数据（RX+、RX−），另外四根备用。

---

22. DDR、PCIe、SFP 光模块

22.1 DDR

ROM 与 RAM：

SRAM 与 DRAM（RAM 的两种）：

SDRAM（同步动态随机存取存储器）："同步"指其时钟频率与控制器（CPU/FPGA）系统时钟相同，命令发送与数据传输都以它为基准；"动态"指存储阵列需不断刷新保证数据不丢；"随机"指可指定任意地址读写。DDR(x) 就属于 SDRAM。

DDR 各代电压：DDR1：2.5 V；DDR2：1.8 V；DDR3：1.5 V；DDR4：1.2 V；DDR5：1.1 V。

• LPDDR3：低功耗 DDR（Low Power DDR SDRAM）；DDR3L：低电压 DDR3。
• 容量计算示例：64Mb×16 表示 bank 地址线位宽 3、行地址线位宽 13、列地址线位宽 10、数据线位宽 16：2³ × 2¹³ × 2¹⁰ = 2²⁶ = 64Mb，容量 = 64Mb × 16 = 1024 Mb = 128 MB = 1 Gbit。DDR3 容量范围 512 MB~8 GB。
• I/O 电平 1.5 V；突发长度 BL4/BL8；封装：4/8 bit 芯片用 78 球 FBGA，16 bit 芯片用 96 球 FBGA。

时钟频率与核心频率（Prefetch 预取技术）：DDR2 用 4 bit 预取，DDR3 用 8 bit 预取。DDR3 一次从存储单元预取 8 bit 数据，在 I/O 端口上下沿触发传输，8 bit 需 4 个时钟周期完成，所以 I/O 时钟频率 = 核心频率 × 4；又因上下沿都传数据，有效数据传输频率 = 核心频率 × 8。例：DDR3-1600 的时钟频率 800 MHz、核心频率 200 MHz、数据传输速率 1600 MT/s（每秒 1600 兆次传输）。

DDR3 管脚定义：

电源类：

VDDQ 和 VDD 可合为一个电源使用。参考电源 Vref 要求跟随 VDDQ，且 Vref = VDDQ/2，可用电源芯片或电阻分压得到；分压电阻 100 Ω~10 kΩ 均可，需 1% 精度。

时钟与复位：

• CK、CK#：差分时钟输入，所有控制和地址输入信号在 CK 上升沿与 CK# 下降沿交叉处被采样，输出数据选通 DQS 也参考该交叉点；
• RESET#：复位低有效。Reset 期间 DDR3 关闭大部分功能，所有数据收发器关闭；
• DDR3 时钟为差分走线，一般使用终端并联 100 Ω 匹配。

数据组：DQ[7:0] / DQ[15:8]（低/高八位双向数据总线）；DM、LDM、UDM（数据掩码，写期间 DM 被采样为高时输入数据被屏蔽，LDM 对应低八位）。

地址/控制/命令：CKE（时钟使能，高有效）；CS#（片选，低有效）；BA[2:0]（Bank 地址）；A[15:0]（地址）；ODT（片上终端使能，控制是否启用内部端接电阻，高启用）；RAS#/CAS#/WE#（行地址选通/列地址选通/写使能）；LDQS/LDQS#/UDQS/UDQS#（数据选通信号）。

布局注意：

1. FPGA 一侧 IO：同一组内 DQS 和 DM 不要交换管脚，DQ 可以交换，地址线可以交换；时钟、差分等特殊管脚不要交换（主要考虑布线趋势）。

2. 各平台习惯做法（Xilinx）：

   • A7（BANK34、35）：DDR_A0-14、BA[0-2]、CSN、RASN、CASN、WEN、ODT、CKE 上拉到 VTT（上拉电阻一般 49.9 Ω）；DDR3 的 CLK 终端串 100 Ω 电阻；
   • K7（BANK32、33、34）：同上上拉到 VTT；CLK 终端串 80.6 Ω 电阻；
   • ZYNQ7020：BANK502 为专用 PS 端 DDR 接口，同样上拉到 VTT；CLK 终端串 80.6 Ω 电阻。

22.2 PCIe

PCI 与 PCIe：PCIe 是高速串行计算机扩展总线标准。PCI 是总线连接方式（并行数据传输），PCIe 是点对点连接方式（串行数据传输），使用高速差分总线端到端连接，每条链路只连两个设备，拓扑结构与 PCI 不同。

概述：PCIe 总线是连接外部设备的线路；PCIe 通道（Lane）是总线的组成部分，总线包含一条或多条通道，一条通道就是 X1；PCIe 卡是具有 PCIe 接口的扩展卡。

特性：

1. 点对点：高速差分总线端到端连接，差分信号可匹配更高时钟频率且抗干扰；
2. 双向（双单工）：两个方向的单工通道；
3. 最多 32 个通道，不需要全部吞吐量时可用部分通道；
4. 向后兼容之前的 PCIe 版本；
5. 7 种规格：X1、X2、X4、X8、X12、X16、X32。

拓扑结构：

• Root Complex（RC）根桥：PCIe 最重要部件，CPU 与总线的直接接口；负责 PCIe 报文的解析和生成——接受 CPU 的 IO 指令生成 PCIe 报文，或接受设备的 PCIe TLP 报文解析后传给 CPU/内存。
• Switch：转接器，扩展 PCIe 总线以挂载更多设备，扮演数据包路由功能；
• Endpoint（EP）终端设备：树形结构的叶子节点，如网卡、NVMe 卡、显卡；
• Bridge 桥：转换接口，用于连接其他总线（如 PCI/PCI-X），允许在 PCIe 系统中接入旧 PCI 设备；
• 内存很重要，CPU 一般直连。

PCIe 各版本速率：

• GT/s（Giga Transfers per Second）：每秒传输次数，描述物理层链路上传输的原始速率（单 Lane 峰值带宽）；Gbps（Giga Bits per Second）：每秒传输的有效数据位数。GT/s 与 Gbps 之间不存在成比例换算关系（因为编码开销不同）。
• 编码方式：吞吐量 = 传输速率 × 编码效率。例：PCIe 3.0 支持 8.0 GT/s，即每 Lane 每秒传 8 G bit；采用 128b/130b 编码（每传 128 bit 需发 130 bit），故每 Lane 有效速率 = 8 × 128/130 = 7.877 Gbps = 984.6 MB/s。

接口类型：金手指 Gold Finger（Add-in 卡，主要作用是连接）；PCIe socket 插槽。

管脚：

• 电源：+12 V（5 个）、+3.3 V（3 个）、3.3VAUX（1 个）。按功耗分 10 W、25 W、75 W 几类，直接通过金手指供电；+12 V 主要给大功耗设备（如显卡）供电；3.3 V 为主电源（主要逻辑模块使用）；Vaux 给电源管理相关逻辑和寄存器供电。
• PRSNT1#/PRSNT2#：热插拔检测。Add-in 卡中两信号直接相连；主板上 PRSNT1# 接地、PRSNT2# 上拉为高。卡插入时两信号连通，PRSNT2# 被拉低，热插拔控制逻辑捕获到低电平得知卡已插入。这两个信号的金手指长度是其他信号的一半（保证最后接通、最先断开）。
• PERST#：全局复位信号，由处理器系统提供。
• TRST#：测试复位。
• REFCLK+/REFCLK−：100 MHz 参考时钟，差分电压约 0.3~0.45 V。
• WAKE#：设备休眠时向处理器提交唤醒请求，恢复主电源供电；可选，使用辅助电源 Vaux 供电。
• SMCLK/SMDAT：与 x86 处理器的 SMBus 相关，设备与处理器系统交互；可选。
• JTAG：由 TCK、TDI、TDO、TMS 组成；可选。
• CLKREQ#：open-drain 管脚，用于关闭/请求运行参考时钟。

电路布局：

1. 注意金手指（卡）与插槽（slot）的原理图是镜像的：金手指 B 面对应 RX、A 面对应 TX；插槽 B 面对应 TX、A 面对应 RX。PRSNT1、PRSNT2、PRSNT3 等需要加 0 Ω 电阻串在一起；插槽的 PRSNT1 接地，PRSNT2、PRSNT3 及其他接 FPGA。
2. PCIe 总线采用交流耦合传输，耦合电容一般靠近 TX 发送端放置；PCIe 1.0/2.0 取 100 nF。
3. PCIe 接口收发信号直接与 FPGA BANK115、BANK116 的 GTX 收发器相连。

22.3 SFP 光模块

光模块（Optical Module）一般指光收发一体模块，实现光电转换：光信号 ↔ 电信号。

组成：发射端——驱动芯片处理原始电信号，驱动半导体激光器（LD）或发光二极管（LED）发射调制光信号；接收端——光信号由光探测二极管转换为电信号，经前置放大器输出。具体分光接收模块、光发送模块、光收发一体模块和光转发模块。

引脚（20 脚）：

要点：① VCCT 和 VCCR 分别为发射和接收电源，要求 3.3 V±5%，最大供电电流 300 mA 以上；滤波电感的直流阻抗应小于 1 Ω，确保供电稳定在 3.3 V；推荐滤波网络可保证插拔模块时浪涌小于 30 mA。② TD−/+ 发射差分输入：交流耦合，100 Ω 差分输入阻抗，输入摆幅 5002400 mV；RD−/+ 接收差分输出：交流耦合，100 Ω 阻抗，输出摆幅 3702000 mV。

---

23. 数电

23.1 建立时间与保持时间

• 建立时间 setup time：时钟上升沿到来之前，输入端数据已经到达并稳定持续的时间；
• 保持时间 hold time：时钟上升沿到来之后，数据保持稳定持续的时间。

补充：两者是触发器可靠采样的前提，就像拍照——按快门前人要先站好（建立），快门响后人还不能动（保持）。不满足就会产生亚稳态，输出不确定。

23.2 二分频电路

每当输入一个时钟信号，Q 就被置为 D 的原有值，同时 Q 值改变（D 也随之改变）；而 D 改变时脉冲边沿已过去。如同用一个脉冲时钟触发计数器：每计 2 个数清零一次并输出 1 个脉冲——输出频率为输入的一半。（把 D 触发器的 Q̄ 接回 D 即构成二分频电路。）

23.3 耦合方式（多级放大电路级间连接）

1. 直接耦合：前级输出端直接连后级输入端；
2. 阻容耦合：前级输出端通过电容接后级输入端；
3. 变压器耦合：前级输出端通过变压器接后级输入端或负载；
4. 光电耦合：发光元件（LED）与光敏元件（光电三极管）相互绝缘组合。

23.4 竞争冒险

• 竞争：组合逻辑中，门的输入信号经过不同延时通道，到达该门的时间不一致；
• 冒险：由于竞争而产生的干扰脉冲；
• 消除：芯片外部加电容（滤除毛刺）。

23.5 时序逻辑与组合逻辑

• 时序逻辑电路：包含记忆单元（触发器），输出不仅与当前输入有关，还与之前状态有关；
• 组合逻辑电路：不包含记忆单元，输出只与当前输入有关；
• 区别：是否包含记忆元件——触发器。

---

24. 电路（基本定理）

24.1 基尔霍夫定律

• 电流定律 KCL：任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零（流入 = 流出）；
• 电压定律 KVL：集总电路中任何时刻，沿任一回路，所有支路电压的代数和恒等于零（升 = 降）。

24.2 戴维南定理与诺顿定理

一个含独立源、线性电阻和受控源的二端电路，对两个端子来说都可等效为一个理想电压源串联内阻的模型（戴维南）：理想电压源数值为两端子的开路电压，串联内阻为内部所有独立源置零（电压源短路、电流源开路）后两端子间的等效电阻。诺顿定理是其对偶形式（电流源并联内阻）。

24.3 惠斯通电桥

组成：① 电源 Us；② 4 个电阻 R1、R2、R3、R4（电桥的四个臂）；③ 检流计 G（检查所在支路有无电流）。

原理：通过把未知电阻与已知电阻比较来非常精确地测出未知电阻——电桥平衡（检流计无电流）时，对臂电阻乘积相等：R1×R4 = R2×R3（即 R1/R2 = R3/R4）。广泛用于应变片、温度等传感器测量。

24.4 谐振电路

---

25. FPGA

25.1 配置流程

FPGA 有 7 种配置模式，由模式引脚 M[2:0] 决定：主串、从串、主并、从并、JTAG、主 SPI、主 BPI 配置模式。

• "主"即配置时钟 CCLK 由 FPGA 提供；"从"即 CCLK 由外部控制器提供；
• 主模式下 FPGA 自动从板载 ROM 加载配置文件；从模式下由外部 MCU/处理器加载；
• 实际常用 JTAG + 主 SPI 或 JTAG + 主 BPI 组合；
• FPGA 上电时把配置数据从配置 FLASH 读出加载进 FPGA，然后才能运行。

配置步骤：

1. 初始化：上电后自动初始化；系统上电情况下把 PROG 引脚置低可重新配置；初始化完成后 DONE 信号变低；
2. 清空配置存储器：INIT 置低并开始清空配置存储器，清完后 INIT 重新置高；
3. 配置模式选择：INIT_B 为高后采样 MODE[2:0] 引脚，选择配置模式；
4. CRC 错误检查；
5. START-UP 阶段：① DONE 置高（未置高说明数据加载失败）；② 配置过程中所有 I/O 为三态，全局三态信号 GTS 置低后 I/O 从三态切换到用户设置状态；③ 全局复位信号 GSR 置低，所有触发器进入工作状态；④ 全局写允许信号 GWE 置低，所有内部 RAM 有效。整个过程共 8 个时钟周期 C0-C7，默认与 CCLK 同步；DONE 置高前 GTS、GSR、GWE 都保持高电平。

25.2 Xilinx 7 系列 FPGA

统一 28 nm 架构，4 个子系列：

电源引脚：

• HR BANK（High Range）：高电压范围，可接受很宽的电平标准；HP BANK：高速接口、高性能，用于存储器或芯片间接口。
• HP 接口的高速收发器类型：GTX、GTH、GTP。Spartan 用 GTP；A7 用 GTP；K7 用 GTX；V7 上 GTX/GTH/GTZ 都有（GTZ 只在高端芯片）。
• MGT：高速串行收发器模块的简称。

---

26. PCB 与单片机

26.1 PCB 阻抗匹配

• 概念：信号源或传输线与负载达成合适的阻抗匹配。
• 作用：① 调整信号功率；② 抑制信号反射。
• 特性阻抗影响因素：PCB 走线宽度、差分线之间的距离、PCB 介电常数、叠层厚度。

26.2 常见芯片封装类型

26.3 单片机

单片机上电后不运转的排查步骤：

1. 检查电源是否正常；若装有复位芯片，查看复位芯片是否工作正常；
2. 检查硬件复位电路是否正常；
3. 查看外部晶振是否起振（一般用示波器 X10 挡位，选较高带宽）；
4. 查看 BOOT 位设置的启动方式是否正确。

STM32 单片机最小系统（5 部分）：① 电源；② 晶振；③ 复位；④ 下载电路；⑤ BOOT。

BOOT 电路用于确定单片机启动模式，BOOT 管脚设置为指定电平即可选择启动模式：