硬件工程师面试高频问题

本文按五大板块整理：电源、模电、数电、电路、通信协议与接口。每题给出"问题 + 参考答案要点"。

通用符号约定（全文公式均使用）：

• Vi / VIN：输入电压；Vo / VOUT：输出电压；IO：输出（负载）电流
• f：开关频率（Hz）；D：PWM 占空比（导通时间占整个周期的比例，0~1）
• L：电感感值（H）；C：电容容值（F）；IL：电感电流；ΔIL：电感纹波电流峰峰值
• ESR：电容等效串联电阻；ΔVi / ΔVo：输入/输出电压纹波
• r：纹波系数，一般取 0.2~0.4（即纹波电流占输出电流的 20%~40%）

---

一、电源

1. LDO 和 DC-DC 的区别与选型

一句话理解：LDO 像"串联一个自动调节的电阻"，把多余的电压"烧掉"来降压；DC-DC 像"高速开关 + 电感水桶"，靠开关把能量一勺一勺搬运过去，几乎不浪费。

选型口诀：纹波小用 LDO，效率高用 DC-DC；大压差、大电流选 DC-DC，小压差、对噪声敏感（如模拟、RF 供电）选 LDO。

2. DC-DC、LDO 使用 PMOS 还是 NMOS

• LDO 一般用 PMOS（或 PNP）：因为 PMOS/PNP 结构可以获得更小的饱和压降（即更小的最小输入输出压差）。NMOS 开启电压（约 0.7V 以上）较高，会抬高最小压差。LDO 效率低，一般不走大电流；某些大电流低压差场合才用 NMOS LDO。
• DC-DC 一般用 NMOS：主要原因是 PMOS 的导通电阻 Rds(on) 比较大，意味着 DC-DC 导通损耗大、效率低。PMOS 的导通电压一般也比 NMOS 高一些。

补充：Rds(on) 是 MOS 管导通时漏源极之间的等效电阻，它乘以电流平方就是导通损耗（P = I² × Rds(on)），所以越小越好。

3. PWM、PFM 和 PSM 调制的特点

一句话理解：三者都是开关电源的"开关节奏控制"方式——PWM 固定频率调脉宽，PFM 固定脉宽调频率，PSM 是按需"跳周期"。

• PWM（脉宽调制）：开关电源中应用最广泛的控制方式。特点是噪音低、满负载时效率高、能工作在连续导电模式（CCM）。
• PFM（脉冲频率调制）：通常应用于 DC-DC 转换器来提高轻负载效率。
• PSM（脉冲跨周期调制）：在功率集成电路（PIC）中广泛采用，克服了 PWM 轻载时效率较低、PFM 频谱分布随机的缺点。

4. BUCK 的拓扑结构与原理（含过程、关键器件、电感电容选型计算）

BUCK 是降压电路：输出电压永远低于输入电压。

关键器件作用：

• 开关管 S：导通和关断电流；
• 电感 L：把电能转换成磁能储存起来，也能把磁能再转换为电能释放；
• 电容 C：充放电——两端电压高于外部电路时放电，反之充电，使输出平滑；
• 续流二极管 D：单向导电，在开关管断开时为电感电流提供续流回路。

工作过程：

• 开关管闭合时：输入能量一部分储存在电感 L 中，一部分供给输出；
• 开关管断开时：电感 L 通过二极管 D 继续为输出端提供能量（电感电流不能突变）。

输入输出关系：

VOUT = VIN × D        （D 为 PWM 占空比）

公式推导（以同步 BUCK 为例）：

• 开通时间：Ton = (Vo/Vi) × (1/f)
• 关断时间：Toff = (1 − Vo/Vi) × (1/f)
• 占空比：D = Ton/T = Vo/Vi（T 为开关周期，T = 1/f）
• 电感平均电流：IL = IO（BUCK 中电感与输出串联，平均电流就是负载电流）
• 电感纹波电流：ΔIL = Vo/(f·L) × (1 − Vo/Vi)
• 电感峰值电流：ILP = IO + ΔIL/2 = IO + Vo/(2·f·L) × (1 − Vo/Vi)

电感取值范围：

L = (Vo/(f × r × IO)) × (1 − Vo/Vi)，  r 取 0.2~0.4

含义：让纹波电流 ΔIL 控制在输出电流 IO 的 20%~40%。

输入电容选型：

• 用陶瓷电容时：Ci ≥ (IO/ (f × ΔVi)) × (Vo/Vi) × (1 − Vo/Vi)
• 用电解电容时（纹波主要由 ESR 决定）：ΔVi ≤ ESR × (IO + ΔIL/2) = ESR × (IO + Vo/(2·f·L) × (1 − Vo/Vi))

输出电容选型：

• 用陶瓷电容时：Co ≥ (Vo/(8·f·L·ΔVo)) × (1 − Vo/Vi)（系数 1/8 来自电感电流三角波对电容充放电的积分）
• 用电解电容时：ΔVo ≤ ESR × ΔIL = ESR × (Vo/(f·L)) × (1 − Vo/Vi)

5. BOOST 的拓扑结构与原理（含电感电容选型计算）

BOOST 是升压电路：输出电压永远高于输入电压。

工作过程：

• 开关管导通时：输入电压对电感充电，电感储能（此时二极管截止，输出由电容维持）；
• 开关管关断时：电感产生感应电压，输入电压与电感电压叠加一起向输出供能，二极管导通，因此输出电压必然高于输入电压，实现升压。

输入输出关系：

VOUT = VIN × 1/(1 − D)

公式推导（以同步 BOOST 为例）：

• 开通时间：Ton = (1 − Vi/Vo) × (1/f)
• 关断时间：Toff = (Vi/Vo) × (1/f)
• 占空比：D = Ton/T = 1 − Vi/Vo
• 电感平均电流：IL = (Vo/Vi) × IO（升压时输入电流大于输出电流，符合能量守恒）
• 电感纹波电流：ΔIL = Vi/(f·L) × (1 − Vi/Vo)
• 电感峰值电流：ILP = IL + ΔIL/2 = (Vo/Vi)·IO + Vi/(2·f·L) × (1 − Vi/Vo)
• 电感取值范围：L = (Vi/(f × r × IL)) × (1 − Vi/Vo)，r 取 0.2~0.4
• 输入平均电流：Ii = IL = (Vo/Vi) × IO

输入电容纹波（两部分叠加）：

• 容量纹波：Uq = (Vi/(8·f²·L·C)) × (1 − Vi/Vo)
• ESR 纹波：Uesr = (Vi/(f·L)) × (1 − Vi/Vo) × ESR
• 总纹波：ΔVi = Uq + Uesr

输入电容选型：

• 陶瓷电容：Ci ≥ (Vi/(8·f·L·ΔVi)) × (1 − Vi/Vo)
• 电解电容：ΔVi ≤ ESR × (Vi/(f·L)) × (1 − Vi/Vo)

输出电容选型：

• 陶瓷电容：Co ≥ (IO/(f × ΔVo)) × (1 − Vi/Vo)（BOOST 输出端只在开关管关断时才有电流，纹波比 BUCK 大）
• 电解电容：ΔVo ≤ ESR × ((Vo/Vi)·IO + Vi/(2·f·L) × (1 − Vi/Vo))

6. Flyback 反激拓扑和原理

反激（Flyback）是隔离型开关电源拓扑，核心器件是变压器（既储能又隔离），常用于充电器、小功率电源。

工作过程：

• 开关管 S 导通时：电压加在变压器初级绕组 N1 上，能量以磁能形式储存在初级绕组中。由于次级绕组同名端与初级相反，次级感应电压的极性使整流二极管 D 截止，此时由输出滤波电容 C 向负载供电；
• 开关管 S 关断时：初级绕组 N1 产生反向电动势，次级绕组 N2 电压极性随之翻转，整流二极管 D 正向导通，初级储存的能量传递到次级，向负载供电并给电容充电。

一句话记忆：导通时"存钱"（电感储能），关断时"取钱"（能量释放到次级）——能量不是直接传递，而是经过变压器磁场"中转"。

7. BUCK-BOOST 拓扑结构和原理

BUCK-BOOST 是升降压拓扑（输出极性与输入相反，可升可降）。

工作过程：

• 开关管导通：二极管 D 反向截止，电感储能；
• 开关管断开：电感储存的能量通过二极管传给输出端。

输出与占空比的关系：

• D = 0.5 时，Vo = Vin；
• D < 0.5 时，Vo < Vin（降压）；
• D > 0.5 时，Vo > Vin（升压）。

8. 电源闭环回路如何实现

一句话理解：闭环 = 实时"盯"着输出电压，偏高就减小占空比，偏低就加大占空比，像空调自动恒温。

实现过程：当输入电压或负载变化时，DC-DC 的 VOUT 会缓慢变化。这个变化量通过反馈端 FB 检测（R1/R2 电阻分压采样），送入误差放大器的反相端，与同相端的参考电压（基准）比较；误差放大器输出一个误差变化量，送入 PWM 调制器，与斜率补偿信号比较后重新校准占空比，再去控制开关管的栅极（G 极）驱动器，从而把 VOUT 调回设定值——这就是闭环自动调节原理。

9. 电源纹波的产生、抑制方法、测量

产生原因： 开关管 S 的通断过程使电源产生波动，纹波频率等于开关管的开关频率。

相关概念——电源抑制比（PSRR）： 用来反映芯片对不同频率输入电源纹波的抑制能力，是输入纹波与输出纹波比值的对数（单位 dB）。在特定频段，PSRR 越大越好，输出受电源影响越小。

抑制纹波的方法：

1. 提高开关频率——频率越高纹波越小（代价是开关损耗增大、效率下降）；
2. 加大电感和输出电容滤波（选择低 ESR 电容）；
3. 二级滤波（再加一级 LC 滤波器）；
4. 后级接 LDO 滤波。

测量方法（示波器）：

• 探头尽量用 X1 档位（避免 X10 档放大噪声）；
• 通道耦合方式用交流耦合（AC）；
• 开启带宽限制 20M 低通；
• 用接地弹簧针（接地环）使接地线尽量短，避免长地线引入干扰。

10. 哪些因素会导致开关电源效率降低，如何解决

补充：原文一处表述"开关频率越高，开关损耗就越小"与主流结论相反，按工程实际应为频率越高开关损耗越大，此处已按实际修正。

11. 环路稳定性

衡量开关电源稳定性的指标是相位裕度和增益裕度，同时穿越频率也应作为参考指标（一般通过波特图/Bode 图测量）：

1. 相位裕度：增益降到 0 dB（穿越频率处）时对应的相位与 −180° 之间的距离（即增益为 0dB 时对应的相位余量）；
2. 增益裕度：相位为 0 deg（实为 −180° 临界点）时对应的增益大小（实际是衰减量）；
3. 穿越频率：增益为 0 dB 时对应的频率值。

补充：工程上一般要求相位裕度 > 45°、增益裕度 > 10 dB，裕度太小电源会振荡，太大则动态响应慢。

12. DC-DC 的器件选型（电感、电容、电阻）

电感选择：

• 在合理范围内，感值越大纹波越小；
• 流过电感的峰值电流必须小于电感的饱和电流（补充：饱和电流指流过电感的电流使感值降为 70% 时的电流）；
• 不同输出电压要求的感量不同；注意温升和饱和电流要留余量；
• 通常选择合适的 L，使 ΔIL 占输出电流的 30%~50%；
• 电感值过大会使输出电压纹波减小、输出更平滑，但动态响应变差。

输入电容：

• 要满足耐压和输入纹波要求，一般耐压取输入电压的 1.5~2 倍以上；
• 注意瓷片（陶瓷）电容的实际容量会随直流偏置电压增大而减少。

输出电容：

• 要满足耐压和输出纹波要求，耐压一般也取 1.5~2 倍。

开关频率选择：

• 频率高的好处：输出纹波小、动态响应速度提高；
• 频率高的坏处：EMI 变差、开关损耗增加；
• 建议开关频率 500k~1500k Hz。

反馈电阻和 EN 分压电阻： 按规格书取值，精度选 1%。

软启动设置： 根据上电时序要求，设置各电源模块 SS（软启动）引脚的电容，产生需要的上电次序。

13. LDO 效率计算

LDO 自身消耗的功率约等于 压差 × 电流（P损耗 ≈ (VIN − VOUT) × IOUT），效率约为 η ≈ VOUT / VIN。

• 相同负载电流下，压差越大，LDO 功耗越高，效率越低，所以压差低一些有利于提高效率；
• 输入电流 = 输出电流 + 静态电流（IQ）；
• 轻载时 IQ（静态电流）对效率影响非常大：IQ 越小，效率越高。

13（补充题）. 电源滤波为什么大电容配合小电容

典型组合：220µF 电解电容 + 0.1µF 贴片电容并联。

• 电解电容和钽电容的谐振频率比较低，对低频噪声滤波效果好；
• 贴片（陶瓷）电容谐振频率高，对高频噪声滤波效果好；
• 电源上同时叠加了低频和高频噪声，滤波电路必须在较宽频率范围内对噪声呈现低阻抗，单独一种电容做不到，所以用大电解（或钽）电容并联贴片小电容。

14. DC-DC 同步和非同步的优缺点

• 非同步（续流用二极管）：① 稳定性高；② 效率低——二极管压降高、消耗功率大。
• 同步（续流用 MOS 管）：① 效率较高（MOS 导通电阻低）；② 稳定性不足，MOS 管需要额外的驱动电路。

15. BUCK 电路中的续流二极管可以换成 MOS 管吗

可以。 续流二极管的作用是提供续流回路，使电感电流不突变，保持输出电压稳定。续流二极管通常用肖特基二极管（低导通压降、反向恢复时间短），以减少功率损耗和开关损耗。

MOS 管是可控器件，用它代替续流二极管就构成了同步 BUCK 电路：

• 优势：进一步降低导通损耗和开关损耗，提高变换器效率；
• 缺点：价格相对较高，且需要额外的驱动电路和控制逻辑（防止上下管直通）。

16. LDO 的 PCB 布局布线

1. 电容按先大后小的顺序就近摆放在芯片旁边；
2. 输入/输出布线的线宽、换层过孔数量必须满足电源电流大小（过流能力）；
3. 输入/输出的 GND 尽量汇接在一起，保持完整的回流路径。

17. DC-DC 的 PCB 设计布局布线注意事项

1. DC-DC 的功率管脚应大面积铺铜皮，降低电源的温升；
2. 反馈（FB）线不能绕着电感 L 走（防止电感磁场干扰反馈采样）；
3. 开关电源芯片及其电感下面尽量不要布其他信号线；
4. 二极管续流回路尽可能短；
5. 布局要紧凑，输入输出主干道采用"一"字型或者"L"型布局；
6. 输入电容就近放在芯片的输入 Vin 和功率地 PGND 之间，减少寄生电感。

---

二、模电

1. 0 欧电阻的作用

0 欧电阻实际阻值小于 50 mΩ，过流能力可达 20~60A。作用：

1. 方便测试电流：调试时取下电阻串入电流表（或测其两端压降）；
2. 跳线：当导线用，解决单面板/布线交叉问题；
3. 模拟地、数字地分开：单点连接时使用；
4. 占位：预留位置，可换成其它阻值电阻或磁珠，方便后期调试；
5. 电路保护：充当低成本熔丝，过流时先烧断。

2. 选择电阻时要考虑什么

主要考虑：封装、功率（额定功率要留降额余量）、精度、阻值和耐压值等。

3. 压敏电阻原理

压敏电阻并不是普通电阻，而是一种具有瞬态电压抑制功能的元件，效果类似 TVS。

• 作用：用于输入端防雷保护、抗浪涌，抑制瞬态过电压；并联在电路中使用。
• 原理：正常电压下阻值无穷大，相当于开路；当电压超过其阈值时，阻值迅速降低、导通大电流，把浪涌能量泄放掉，保护后级电路。
• 应用功率：压敏/热敏电阻一般用在小功率场合（通常 70W 以下）。

4. PTC 热敏电阻作为电源电路保险丝的工作原理

PTC（正温度系数热敏电阻，"自恢复保险丝"）：当电源输入电压增大或负载过大导致电流异常增大时，PTC 因温度升高而等效电阻迅速增大，使输出电压下降、输出电流减小，从而保护电路。故障去除后，PTC 恢复到常温，电阻又变得很小，电源恢复正常工作——可以重复使用，不像保险丝烧一次就废。

5. 电容的滤波、旁路、去耦、储能、隔直通交

1. 滤波（滤除杂波、尖峰电压，使电压平滑）：

   • 第一种方式：利用电容充放电功能。电压高于电容电压时充电，低于时放电；由于充放电需要时间，电容两端电压不能突变，所以使输出电压趋于平滑；
   • 第二种方式：利用电容"通高频"特性。噪声频率越高容抗越小，电容对地放置，高频噪声就经电容泄放到地。容值越大容抗越小，输出电压越稳定、纹波越小。

2. 旁路（Bypass，针对输入信号）：滤除输入信号中的高频成分，电容一般比较小（小电容滤高频）。

3. 去耦（Decoupling，针对输出端/芯片供电）：滤除系统自身产生的干扰，防止耦合到下一级；滤除低频噪声，电容一般比较大。

4. 隔直通交：直流电通过电容时，电容迅速充电，当电容电压达到电源电压后停止充电，直流无法再通过（电容在直流电路中视为断路）；交流信号则可以"穿过"电容传递。

5. 储能：电容两端加电压会迅速充满（满电电压 = 电源电压），相当于一个小电池；当电源电压降低或消失时，电容像电池一样放电，延续供电电压和时间。

6. 电容充电与放电

电路设计中要注意充放电电流大小。充放电公式：

I = C × (du/dt)

• I：电容充/放电电流（A）
• C：电容容值（F）
• du/dt：电容两端电压随时间的变化率（V/s）

含义：容值越大、电压变化越快，瞬间电流越大。

7. 钽电容、陶瓷电容、铝电解电容优缺点

8. 为何电源滤波电路常常是大电容配合小电容

与电源部分第 13（补充）题相同：各种电容制作材料不同、等效参数不同。电解/钽电容谐振频率低，滤低频噪声好；贴片电容谐振频率高，滤高频噪声好。电源噪声包含低频和高频成分，必须在宽频率范围内对噪声呈现低阻抗，单一电容做不到，因此大电解（或钽）电容并联贴片小电容。

9. 电容的高频等效模型、频率特性、阻抗表达式

高频等效模型：实际电容 = 理想电容 C 串联 ESR（等效串联电阻）和 ESL（等效串联电感），再并联泄漏电阻 Rleak。

• ESR（等效串联电阻）：较大的 ESR 会产生较大损耗功率、影响滤波效果，ESR 越小越好；
• Rleak（泄漏电阻/绝缘电阻）：取决于电容的泄漏特性；
• ESL（等效串联电感）：取决于电容的类型和封装。

阻抗表达式：

• 容抗：Xc = 1/(2πfC)（f 为频率，C 为容值——频率越高容抗越小）
• 感抗：XL = 2πfL（频率越高感抗越大）
• 复阻抗：Z = ESR + jωL + 1/(jωC) = ESR + j(ωL − 1/(ωC))（ω = 2πf 为角频率）

频率特性：

• 低频时电容呈现容性阻抗，随频率升高阻抗减小、滤波效果渐强；
• 在谐振点（ωL = 1/(ωC)）上阻抗最小（等于 ESR），呈电阻性；
• 高频时 ESL 占主导，电容反而表现为电感特性；
• 因此电容用于滤波时要让工作频段落在谐振频率附近，那里阻抗最小、滤波效果最好。

10. 二极管的伏安特性曲线

1. 不加电压时，电流 = 0；
2. 正向电压小于开启电压 Uon 时电流 ≈ 0；大于 Uon 后电流 i 随电压 u 迅速增长。硅管开启电压约 0.7V，锗管约 0.3V；
3. 反向电压小于 |Ubr| 时只有很小的漏电流；反向电压超过 |Ubr| 后电流急剧增加（反向击穿）。Ubr 为反向击穿电压。

11. 发光二极管压降（红、绿等）

贴片 LED 典型压降与工作电流：

12. TVS 二极管与稳压二极管对比

13. 三极管（BJT）的输出特性曲线

输出特性曲线描述 iB 不变时，IC 与 VCE 之间的关系。发射结导通压降约 0.6~0.7V。三个工作区：

• 截止区：发射结反偏、集电结反偏。条件 Ube < Uon 且 Uce > Ube；Ib = 0，Ic = 0（相当于开关断开）。
• 放大区：发射结正偏、集电结反偏。条件 Ube > Uon 且 Uce > Ube；Ib 控制 Ic，二者近似线性关系 Ic = β × Ib（β 为电流放大倍数）。
• 饱和区：发射结正偏、集电结正偏。条件 Ube > Uon 且 Uce < Ube；Ic 增大到一定程度后，再增大 Ib，Ic 也不再增大（超出放大区进入饱和区），此时 Ic 不仅与 Ib 有关，还随 Uce 增大而增大，Ic < β × Ib（相当于开关闭合）。

14. MOS 管输出特性曲线

1. 夹断区（截止区）：VGS < VGS(th)（阈值电压）时不能导电，处于截止状态，ID = 0，管子不工作；
2. 可变电阻区（非饱和区）：VGS > VGS(th) 且 VDS < VGS − VGS(th)。导电沟道已产生但未完全形成，Id 随 Vds 增加而增加，相当于一个由 VGS 控制的可变电阻；
3. 恒流区（饱和区/放大区）：VGS ≥ VGS(th) 且 VDS > VGS − VGS(th)。Uds 近似为常量，VGS 越大 Id 越大；VGS 越高，Rds(on) 越低；温度越高，Rds(on) 越高；
4. 击穿区：VDS 过大，MOS 管损坏。

15. MOS 管与 BJT（三极管）的区别

16. 磁珠和电感的区别

• 磁珠：是能量转换（消耗）器件，把高频电能转换为热能消耗掉，用于抑制高频噪声、降低 EMI 辐射。某些高频电路（RF、振荡电路、DDR SDRAM 等）都需要在电源输入部分加磁珠。
• 电感：是储能元件，用于电源滤波回路，主要解决传导干扰问题。高频电感主要用于中低频滤波电路；功率电感主要用于 DC-DC 电路中。

17. 电感、磁珠、电容滤波的区别

• 电感滤波是"反射式"滤波：电感把电能转换为磁能，磁能一部分重新转换成电能（表现为噪声），另一部分向外辐射（表现为 EMI）；
• 磁珠把电能转换为热能，不会对电路产生二次干扰；
• 电容滤波属电压滤波：直接储存脉动电压来平滑输出，输出电压高（接近交流峰值）；适用于小电流，电流越小滤波效果越好。电容阻抗与频率成反比，通高频。

18. 电感和电容的滤波概念

• 基本特性：电感通低频、滤高频；电容通高频、滤低频。
• 电容滤波属电压滤波：直接储存脉动电压平滑输出，输出电压高（接近交流电压峰值）；适用于小电流场合，电流越小滤波效果越好。
• 电感滤波属电流滤波：靠通过电流产生电磁感应来平滑输出电流，输出电压低（低于交流电压有效值）；适用于大电流场合，电流越大滤波效果越好。

19. LC 滤波和 RC 滤波

20. 某磁珠参数为 100R@100MHz，请解释含义

表示该磁珠在 100MHz 频率下的阻抗值为 100 欧姆。磁珠的阻抗随频率变化，必须标注测试频率才有意义。

21. OC/OD 门为什么要上拉

OC（集电极开路）/OD（漏极开路）门电路自身不具备输出高电平的能力（只能把输出拉低），必须外接上拉电阻才能得到高电平。

• 上拉电阻取值：1K~10K 都没问题；
• 上拉电阻过大：会影响信号切换速度（上升沿变慢）；
• 上拉电阻过小：回路电流大，增加功耗，甚至烧坏 OC/OD 门。

22. 开漏输出、推挽输出

开漏输出（OD 门）：输出部分的 PMOS 不工作，只有 NMOS 工作，只能输出低电平或高阻。I2C 通信时 IO 口就需要设置为开漏输出，通过外接上拉电阻进行通信。

推挽输出：使用一对参数相同的三极管或 MOSFET，以推挽方式存在于电路中，可选择性地向负载灌电流或拉电流。工作时两只对称的开关管每次只有一个导通，所以导通损耗小、效率高。

工作过程（以三极管推挽为例）：

• 输入高电平时：上面 NPN 导通、下面 PNP 截止，输出高电平；
• 输入低电平时：上面 NPN 截止、下面 PNP 导通，输出低电平。

以 MOS 推挽为例则相反：

• 输入高电平时：上面 PMOS 截止、下面 NMOS 导通，输出低电平；
• 输入低电平时：上面 PMOS 导通、下面 NMOS 截止，输出高电平。

注意：MOS 管和三极管组成推挽时，高低电平的对应关系是相反的（NMOS/PMOS 由栅极电压高低决定通断，极性与 NPN/PNP 相反）。

23. 常用逻辑电平；TTL 与 CMOS 电平可以直接互连吗

常用电平标准：

• 低速：RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、LVPECL 等；
• 高速：LVDS、GTL、PGTL、CML、HSTL、SSTL 等。

TTL 和 CMOS 一般不可以直接互连：TTL 电平在 0.3~3.6V 之间，而 CMOS 有 12V 和 5V 等多种规格。

• CMOS 输出接 TTL：可以直接互连；
• TTL 输出接 CMOS：需要在输出端口加一个上拉电阻接到 5V 或者 12V（把 TTL 的高电平"抬"到 CMOS 认可的高电平范围）。

24. 有源滤波器和无源滤波器的区别

• 无源滤波器：由无源元件 R、L、C 组成；
• 有源滤波器：由集成运放和 R、C 组成，具有不用电感、体积小、重量轻等优点。

补充特性：集成运放的开环电压增益和输入阻抗都很高、输出电阻小，构成有源滤波电路后还有一定的电压放大和缓冲作用；但集成运放带宽有限，所以有源滤波电路的工作频率难以做得很高。

25. 串扰和振铃

• 串扰：一个信号被其它信号干扰，作用原理是电磁场耦合。信号线之间的互感和互容引起线上噪声——容性耦合引发耦合电流，感性耦合引发耦合电压。
• 振铃：信号线本身阻抗不匹配导致信号发生反射和叠加，使信号出现振荡波形。

一句话区分：串扰是"别人干扰我"，振铃是"我自己回声"。

26. 反馈电路的概念，列举应用

反馈是将放大器输出信号（电压或电流）的一部分或全部，回收到放大器输入端与输入信号进行比较（相加或相减），并用比较所得的有效输入信号去控制输出。

作用与应用：

• 负反馈：用来稳定输出信号或增益，也可以扩展通频带，特别适合自动控制系统；
• 正反馈：可以形成振荡，适合振荡电路和波形发生电路；
• 电压负反馈：使电路的输出电压趋向恒定；
• 电流负反馈：使电路的输出电流趋向恒定。

27. 负反馈对放大电路性能的影响

1. 稳定放大倍数（以牺牲放大倍数换来）；

2. 对输入/输出电阻的影响：

   • 串联负反馈增大输入电阻；并联负反馈减小输入电阻；
   • 电压负反馈减小输出电阻；电流负反馈增大输出电阻；

3. 展宽频带；

4. 减小非线性失真。

28. 放大电路中抑制温漂的方法

温漂（零点漂移）：输入电压为零而输出电压变化不为零的现象。由于温度变化引起的半导体器件参数变化是产生零点漂移的主要原因，因此也称温度漂移，简称温漂。

抑制方法：

1. 在电路中引入直流负反馈；
2. 采用温度补偿方法，利用热敏元件抵消放大管的变化；
3. 采用特性相同的管子，使它们的温漂相互抵消，构成差分放大电路。

29. 虚断、虚短概念（运放分析）

• 虚短：运放同相端与反相端电压基本相等（Vin+ ≈ Vin−）。分析时当成短路一样处理，但不是真正的短路。
• 虚断：运放输入端没有电流流入和流出。因为运放输入阻抗非常高，输入电流可以忽略，把两个输入端想象成断开的一样。

补充：虚短来自负反馈强制调节，虚断来自高输入阻抗——这两条是分析一切运放电路的"万能钥匙"。

30. 共射、共集、共基电路特点

31. 光耦作用

1. 输入输出间互相隔离，主要用于通信和控制时传输信号的隔离；
2. 传输信号时能有效抑制尖脉冲和各种杂波干扰；
3. 响应速度极快，响应延迟时间在 µs 级，更快的有 ns 级；
4. 安全保护作用好：即使外部设备故障或输入信号线短接，也不会影响另一侧设备；光的输入回路和输出回路之间可以承受几千伏的高压。

32. 有源与无源蜂鸣器区别

这里的"源"不是指电源，而是指振荡源。

• 有源蜂鸣器：内部带振荡源，一通直流电就会叫；驱动简单、程序控制方便；分正负极，不能接反。
• 无源蜂鸣器：内部不带振荡源，用直流信号无法令其鸣叫，必须用 2K~5KHz 的方波（PWM）驱动；优点是便宜、声音频率可控；内部有线圈，驱动时需要加续流二极管。

33. 锁相环（PLL）组成和原理

锁相环（Phase-Locked Loop）是让外部输入信号与内部振荡信号同步的反馈控制电路。

组成：鉴相器（PD）+ 低通滤波器（LPF）+ 压控振荡器（VCO）。

原理：压控振荡器的输出经采集并分频后，与基准信号同时送入鉴相器；鉴相器比较两个信号的频率/相位差，输出一个直流脉冲电压；经环路滤波器滤除误差信号中的谐波和杂波后，控制 VCO 改变频率；经过很短时间，VCO 输出就稳定在期望值上（锁定）。

34. AD/DA 选型需要考虑什么

AD 选型：精度和速度、有几路通道、什么输出接口（如 SPI 或并行）、差分还是单端输入、输入范围是多少。

DA 选型：主要是精度和输出形式，比如电压输出还是电流输出等。

细化五项：

1. 精度：与系统中测量控制的信号范围有关；估算时要留余量，转换器位数应比总精度要求的最低分辨率高一位。常见位数：8、10、12、14、16 位等；
2. 速度：根据输入信号的最高频率确定，转换速率必须高于系统要求的采样频率；
3. 通道：有的单芯片内部含多个 A/D、D/A 模块，可同时实现多路转换；常见的多路 A/D 只有一个公共 A/D 模块，由多路转换开关分时转换；
4. 数字接口方式：分并行/串行，串行又有 SPI、I2C 等多种标准；数值编码通常是二进制，也有 BCD（二~十进制）、双极性补码、偏移码等；
5. 模拟信号类型：AD 的模拟输入一般都是电压信号；DA 输出分电压和电流两种；根据信号是否过零还分单极性（Unipolar）和双极性（Bipolar）。

---

三、数电

1. 什么是竞争与冒险现象，如何消除

• 竞争：在组合逻辑中，输入信号经过不同的延时路径，到达某个门的时间不一致，叫竞争；
• 冒险：因竞争导致输出产生毛刺，叫冒险。

消除方法：① 接入滤波电容；② 引入选通脉冲；③ 增加冗余项（只能消除逻辑冒险，不能消除功能冒险）。

2. 什么是同步逻辑和异步逻辑

• 同步电路：利用时钟脉冲使各子系统同步运作；由时序电路（寄存器、触发器）和组合逻辑构成，所有操作都在严格的时钟控制下完成，所有状态变化都在时钟上升沿（或下降沿）发生；
• 异步电路：不使用时钟脉冲做同步，主要是组合逻辑电路，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。

3. Setup Time 和 Hold Time 概念

• 建立时间（Setup Time）：触发器在时钟上升沿到来之前，数据输入端的数据必须保持不变的最小时间；
• 保持时间（Hold Time）：触发器在时钟上升沿到来之后，数据输入端的数据必须保持不变的最小时间。

4. 亚稳态及解决办法

• 原因：违反时序约束（建立/保持时间），输出状态介于 0 与 1 两个有效状态之间；
• 危害：毛刺、振荡、逻辑混乱、复位失败；
• 发生场合：跨时钟域信号传输、复位电路、异步信号采集（异步系统）；
• 消除方法：采用同步器（打两拍）；采用响应更快的触发器；降低时钟频率。

5. ROM、RAM、SRAM、DRAM、SDRAM

ROM 与 RAM 总览：

RAM 又分为 SRAM 与 DRAM：

**SDRAM（同步动态随机存取存储器）**三个关键词：

• 同步：时钟频率与对应控制器（CPU/FPGA）的系统时钟频率相同，内部命令发送与数据传输都以它为基准；
• 动态：存储阵列需要不断刷新来保证数据不丢失；
• 随机：可以随机指定地址进行数据读写。

6. IIR 与 FIR 滤波器区别

---

四、电路

1. 基尔霍夫定理的内容

基尔霍夫定律包括电流定律（KCL）和电压定律（KVL）：

• 电流定律（KCL）：在集总电路中，任何时刻，对任一节点，所有流出（流入）节点的支路电流的代数和恒等于零。——"流进 = 流出"
• 电压定律（KVL）：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。——"绕一圈回到原点，电压升降抵消"

2. 单片机上电后没有运转，首先要检查什么

1. 检查电源是否正常；若装有复位芯片，也需查看复位芯片是否工作正常；
2. 检查硬件复位电路是否正常；
3. 查看外部晶振是否起振（一般用示波器 X10 挡位，选较高带宽）；
4. 查看 BOOT 引脚设置的启动方式是否正确。

3. 常见单端阻抗与差分阻抗对应的信号

• 一般高频信号线单端阻抗为 50~60 欧姆；75 欧姆主要是视频信号线（如 VGA 的 RGB）；
• 差分阻抗 90 欧姆：USB 信号线；
• 差分阻抗 100 欧姆：以太网差分信号线；
• 差分阻抗 120 欧姆：RS422、RS485、CAN 差分信号。

4. 用 EDA 软件（如 PROTEL）设计到调试出样机的整个过程

六个阶段：

(1) 原理图设计

• 注意适当加入旁路电容与去耦电容；
• 注意适当加入测试点和 0 欧电阻，方便调试测试；
• 注意适当加入 0 欧电阻、电感和磁珠（专用于抑制信号线、电源线上的高频噪声和尖峰干扰），实现抗干扰和阻抗匹配。

(2) PCB 设计

• 自己设计的元器件封装要特别注意核对，防止板子打出来后元器件无法焊接；
• RF 部分走线尽量短而粗，电源和地线也尽可能粗；旁路电容、晶振尽量靠近芯片对应管脚；注意美观与使用方便。

(3) 投板

• 说明自己需要的工艺以及对制板的要求。

(4) 元器件焊接

• 防止出现虚焊、漏焊、搭焊等。

(5) 模块化调试

• 先调试电源模块，然后调试控制模块，再调试其它模块；
• 上电时动作要迅速，确认不会出现短路时再彻底接通电源；
• 调试一个模块时适当隔离其它模块；
• 各模块的技术指标一定要大于客户的要求。

(6) 整机调试

• 整机调试时仍会出现很多问题，且往往更难解决（如提高灵敏度等）。

---

五、通信协议与接口

1. 波特率和比特率概念

• 比特率：每秒传输的二进制位数（比特数），单位 bps；
• 波特率：每秒传输的码元个数。

补充：一个码元可以携带多个比特（如多电平调制时 1 码元 = 2 bit），所以只有二进制传输时波特率才等于比特率。

2. 为什么 UART 的传输需要起始位

因为 UART 没有控制线（时钟线），要让接收方知道什么时候开始接收数据，必须有一种约定手段。UART 只有一根数据线，所以在发送数据之前先发一位逻辑"0"作为起始标志；接收方在空闲时检测到低电平，就开始逐位接收数据。

3. 串口异步通信的字符帧格式组成

由四部分组成：起始位、数据位、奇偶校验位和停止位。

4. I2C 上拉电阻的作用

由于 I2C 通信是开漏输出（只能输出低电平，不能输出高电平），必须加上拉电阻才能输出高电平。

I2C 由 SDA 和 SCL 两条总线组成，连接到总线的器件输出级必须是漏极开路，都通过上拉电阻接电源，这样才能实现"线与"功能；总线空闲时两条线都是高电平。

• 阻值过大会使信号上升时间变慢；
• 上拉还保证 I2C 总线上的信号处于稳定状态，避免干扰和误判。

5. 为什么 I2C 需要漏极开路

1. 防短路：如果设为推挽输出，几个设备连在同一条总线上，某一设备的 IO 输出高电平、另一台设备的 IO 输出低电平，这两个 IO 之间就相当于 VCC 和 GND 短路，会烧坏器件；
2. 实现"线与"判断总线占用状态：多个开漏输出的引脚连接到一条线上形成"与逻辑"——任意一个输出拉低后，整条线逻辑就为 0，从而实现总线仲裁。

6. 什么是"线与"逻辑，硬件上有什么要求

将两个门电路的输出端并联以实现"与"逻辑的功能称为线与。硬件上必须用 OC（开集）/OD（开漏）门来实现，同时在输出端加一个上拉电阻。不用 OC 门的话可能使灌电流过大而烧坏逻辑门。

7. SPI 的工作流程

1. 主设备发起通信，将 CS/SS（片选）拉低，启动通信；
2. 主设备发送时钟信号，告诉从设备进行写或读操作（数据采集时机是时钟上升沿或下降沿，取决于 SPI 四种模式）；
3. 每个时钟边沿读取/发送数据线上的一位数据（1bit），主从两个移位寄存器中的内容被交换；
4. 数据传输中要注意是高位在先（MSB）还是低位在先（LSB）。

8. SPI 的几种工作模式

SPI 有四种工作模式，由 CPOL（时钟极性） 和 CPHA（时钟相位） 组合决定。CPOL 决定空闲时时钟电平，CPHA 决定数据在第几个时钟边沿采样。

9. UART、I2C、SPI 三种通信方式区别

10. RS232、RS485、RS422 的差异及运用环境和限制条件

三者是不同的物理接口电平标准，连接器一般选用 DB-9，主要在电气标准、传输距离、挂站能力、传输速度等方面存在差异。

其他要点：

• RS232 常用 RXD、TXD、GND 三条线，分别对应 DB-9 的 2、3、5 管脚；只可实现点对点通信，不可多站联网；两设备之间 RXD 和 TXD 要交叉连接；
• RS485 采用差分传输，抗共模干扰能力增强，可实现多站联网；
• RS422 电气性能与 RS485 完全一样，主要区别是线数和全/半双工。

11. CAN 通信概念、通信线路类型、通信距离

• CAN 协议是广泛应用于汽车电子系统的通信协议；
• CAN 使用差分线路（CAN_H 高电平线和 CAN_L 低电平线）传输数据，抗干扰能力强、可靠性高；
• CAN 支持较长通信距离，一般在几十米到数百米之间，具体取决于设备特性、总线质量和所采用的物理层规范。

12. CAN 终端电阻的作用

1. 防止信号反射：终端电阻把发送信号引导到终端并吸收反射，避免信号在总线上产生干扰——反射信号会导致波形畸变，使其他节点无法正确解读数据；
2. 提高通信质量和可靠性：消除反射干扰，确保高质量通信信号在总线上传输；
3. 降低功耗：减少总线上的信号回弹，从而减少功耗和电磁辐射；
4. 保护总线集成电路：总线长时间工作后，环境温度等因素可能使总线特性阻抗变化，终端电阻能保护总线集成电路，维持总线稳定工作。

补充：CAN 总线两端各接一个 120Ω 终端电阻（与 120Ω 特性阻抗的双绞线匹配），并联等效约 60Ω。

13. USB2.0、USB3.0 传输速率与阻抗控制

为了 PCB 设计方便，USB 差分阻抗一般统一按 90 欧姆控制。

14. 谈谈对 PCIe 和 PCI 的理解

• 都是计算机扩展总线标准，PCIe 是高速串行总线；
• PCI 是总线（共享）连接方式，PCIe 是点对点连接方式：PCIe 使用高速差分总线，端到端连接，每一条 PCIe 链路中只能连接两个设备，拓扑结构与 PCI 不同；
• PCI 是并行数据传输，PCIe 是串行数据传输。

15. PCIe 3.0 采用哪种编码

PCIe 吞吐量（可用带宽）= 传输速率 × 编码方案效率。

• PCIe 3.0 支持 8.0 GT/s，即每条 Lane 每秒传输 8G 个 bit；
• 物理层使用 128b/130b 编码——每传输 128 个有效 bit，实际发送 130 个 bit（编码开销小，仅约 1.5%）；
• 每条 Lane 有效带宽：8 × 128/130 = 7.877 Gbps = 984.6 MB/s；
• PCIe 3.0 x16 通道可用带宽：7.877 × 16 = 126.031 Gbps = 15.754 GB/s。

16. SD 3.0 高速传输阶段卡的接口电压

SD 3.0 的卡运行在 SD3.0（UHS-I 高速）模式下必须把 IO 电压切换到 1.8V；上电初始化阶段使用 3.3V。

SD 卡支持 SD 和 SPI 两种通信接口（模式），标准 SD 卡共有 6 条信号线和 3 条电源线。

17. OSI 与 TCP/IP 模型

• OSI 七层：物理层、数据链路层、网络层、传输层、会话层、表示层、应用层；
• TCP/IP 五层（常见教学分法）：物理层、数据链路层、网络层、传输层、应用层（把 OSI 的会话层、表示层并入应用层）。