硬件电路设计实务

本文按 20 个常用电路模块逐一整理，每个模块按"概述 → 硬件连接（含芯片与引脚）→ 电路图设计要点"展开。原文中所有"硬件连接"一词多为 PDF 提取时把"芯片"识别错误所致，本文已按上下文修正。

---

1. RS232

概述

RS232 是经典的串口通信接口，常用于两个通信设备之间的信息交换。适合较远距离数据通信，但传输速率较低。全双工：一根信号线接收、一根信号线发送。

电平标准（负逻辑）：

注意它与单片机 TTL 电平（0/3.3V 或 0/5V）完全不同，所以必须用电平转换芯片。

硬件连接

TTL 电平转 RS232 电平芯片：MAX3232

• 具有二路接收器和二路驱动器；
• 供电电压 5V 或 3.3V，外接 4 个 0.1µF 电容。

MAX3232 引脚分组：

补充：电荷泵就是利用电容"搬移电荷"把单电源变成正负压的电路——RS232 需要 ±10V 摆幅，而系统只有 3.3V/5V，电荷泵在芯片内部解决升压问题。

DB9 串口引脚（公头）：

电路图

按典型应用：MCU 的 TXD/RXD 接 MAX3232 的 T1IN/R1OUT，T1OUT/R1IN 接 DB9，4 个电荷泵电容按数据手册连接。

---

2. RS485

概述

RS485 接口组成半双工网络，一般是两线制。数据信号采用差分传输方式，可以有效解决共模干扰问题，最大距离可达 1200 米，并允许多个收发设备接到同一条总线上。

RS485 总线通常使用特性阻抗 120Ω 的双绞线，因此在总线的首尾两端各加一个 120Ω 终端电阻来避免信号反射。

电平标准：

硬件连接

电平转换芯片：MAX485（TTL 3.3V/0V ↔ RS485 差分电平）

MAX485 引脚定义：

电路图设计要点

• RO 和 DI 分别与单片机的 RXD 和 TXD 相连；
• /RE 和 DE 分别为接收和发送使能端：/RE 为逻辑 0 时处于接收状态，DE 为逻辑 1 时处于发送状态。因为 MAX485 工作在半双工，所以只需用单片机的一个管脚同时控制这两个引脚；
• A、B 端为接收和发送的差分信号端。

注意事项：

1. 电阻 R42（120Ω）：终端电阻，用于阻抗匹配、防止信号反射，通常在 RS485 总线的末端放置；
2. TVS 二极管（U9）：瞬态电压抑制器，用于保护 RS485 总线免受静电放电（ESD）和其他瞬态电压的影响。

RS485 自动收发电路（免方向控制脚）：

• 接收状态：TX 为高电平时三极管导通，/RE 为低电平使能，RO 收数据有效，MAX485 处于接收态；
• 发送数据 1：TX 高电平 → 三极管导通 → DE 为低电平，收发器处于接收状态，驱动器变成高阻态（发送端与 A/B 断开），此时 A/B 电压取决于上下拉电阻——A 上拉为高、B 下拉为低，正好构成逻辑 1；
• 发送数据 0：TX 低电平 → 三极管截止 → 驱动器使能且 DI 已接 GND，即发送低电平（逻辑 0）。

注意：A 总线上拉、B 总线下拉，主要是为了防止总线空闲时 A/B 差值落入 −200mV ~ +200mV 的不确定区。

---

3. CAN

概述

CAN（Controller Area Network，控制器局域网），异步半双工，汽车电气部分普遍采用 CAN 总线通信。

CAN 的组成一般有两种方式：

1. CPU 与 CAN 控制器集成在一起，再外接 CAN 收发器；
2. CPU 与 CAN 控制器分开，使用时需要配置 CAN 接口电路。

STM32 将 CAN 控制器集成在芯片内，使用时再外接 CAN 收发器即可。CAN 总线的起止端各有一个 120Ω 终端电阻做阻抗匹配，以减少回波反射。

CAN 采用差分通信，能传输更远距离，传输速率最高 1Mbps。可同时连接多个设备，理论上数量没有上限，但设备过多会影响传输延时和最高速率。

电平标准（显性/隐性）：

• CAN_H − CAN_L < 0.5V：隐性，逻辑表现为"逻辑 1"（高电平）；
• CAN_H − CAN_L > 0.9V：显性，逻辑表现为"逻辑 0"（低电平）；
• 没有数据发送或空闲时，两条线电平一样，都为 2.5V。

总线仲裁：总线空闲时任意节点都可以发送信息，最先发送的节点获得总线发送权；多个节点同时发送时，优先权高的节点获得发送权（显性位覆盖隐性位，ID 越小优先级越高）。

硬件连接

CAN 收发器：TJA1050（TTL 电平 ↔ 差分电压信号转换）

TJA1050 引脚定义：

电路图设计要点

1. CAN_H 和 CAN_L 之间添加共模电感，抑制共模噪声；
2. 对外连接器上需要添加 TVS 管，防止静电损坏内部电子元器件；
3. 120Ω 终端电阻拆分为两个 60Ω 电阻串联，中间连接一个 4.7nF 对地电容，能有效滤除信号中的干扰（分裂终端接法）。

---

4. USB 转串口

概述

TTL 电平一般由单片机或芯片发出，高电平为 5V（51 单片机）或 3.3V（STM32）。数字电路中 TTL 电平是个电压范围，规定：

• 输出高电平 ≥ 2.4V，输出低电平 ≤ 0.4V；
• 输入高电平 ≥ 2.0V，输入低电平 ≤ 0.8V。

硬件连接

芯片：CH340

CH340 是 USB 总线转接芯片，可实现 USB 转串口（RS232、RS485、UART）：

• 支持 5V 与 3.3V 供电；
• 通讯波特率：50bps ~ 2Mbps；
• 通过外加电平转换器件，可提供 RS232、RS485、RS422 等接口；
• 全速 USB 设备接口，兼容 USB V2.0；
• 提供 SOP-16、SOP-8 封装。

电路图

按数据手册典型电路：USB D+/D− 接 CH340，CH340 串口侧接 MCU 的 UART（注意 TX/RX 交叉）。

---

5. USB

概述

USB（Universal Serial Bus，通用串行总线），是 Intel 公司开发的总线架构，广泛应用于个人电脑、移动设备，并扩展到摄影器材、数字电视（机顶盒）、游戏机等领域。

USB 的发展：1.0 → 1.1 → 2.0 → 3.0 → 3.1 → 3.2 → 4

接口外形分三类：

1. Type 类型：普通硬件直接叫 Type，分 Type A、Type B、Type C 三种；
2. Mini 类型；
3. Micro 类型。

主从识别：USB 电路有主从之分，物理层连接器上有一个 USB_ID 引脚：Host（主机）设备的 USB_ID 引脚拉低；Device（设备）的 USB_ID 引脚置高或悬空。

硬件连接

USB2.0 Type A/B 引脚定义：

Mini/Micro-A/B 引脚定义：

USB3.0 Type-A：一组低速差分信号 + 两组高速差分信号 + 一组电源信号，共 9 脚：

Type-C 接口：尺寸 8.3mm × 2.5mm，支持正反插，24 个引脚：

电路图设计要点（USB2.0 电路）

1. 可以加共模电感滤除共模干扰；
2. 加 TVS 管防止静电损坏板卡上的电子器件；
3. USB 差分阻抗控制：USB2.0/USB3.0 —— 90Ω（±10%），对内等长误差 5mil；
4. 全双工（高速）信号需要 AC 耦合电容，一般取 100nF。USB 3.0 的 Host 的 RX 连接到 Device 的 TX，Host 的 TX 连接到 Device 的 RX（收发交叉）；
5. USB 接口靠近板边放置，并伸出板边一定位置，方便插拔。

---

6. BUCK（降压 DC-DC）

概述

DC-DC 是一种小型化电源开关模块，把小型表面安装集成电路与微型电子元器件组装成一体。DC-DC 转换器一般由控制芯片、电感线圈、二极管、三极管（或 MOS 管）、电容器构成。

BUCK 工作过程：

• 开关管闭合时：能量一部分储存在电感 L 中，一部分供给输出；
• 开关管断开时：L 通过二极管为输出端提供能量。

输入输出关系：VOUT = VIN × D（D 为 PWM 波占空比）

公式推导（以同步 BUCK 为例）：

• 开通时间：Ton = (Vo/Vi) × (1/f)
• 关断时间：Toff = (1 − Vo/Vi) × (1/f)
• 占空比：D = Ton/T = Vo/Vi
• 电感平均电流：IL = IO
• 电感纹波电流：ΔIL = Vo/(f·L) × (1 − Vo/Vi)
• 电感峰值电流：ILP = IO + ΔIL/2 = IO + Vo/(2·f·L) × (1 − Vo/Vi)
• 电感取值范围：L = (Vo/(f × r × IO)) × (1 − Vo/Vi)，r 取 0.2~0.4

输入电容选型：

• 陶瓷电容：Ci ≥ (IO/(f × ΔVi)) × (Vo/Vi) × (1 − Vo/Vi)
• 电解电容：ΔVi ≤ ESR × (IO + Vo/(2·f·L) × (1 − Vo/Vi))

输出电容选型：

• 陶瓷电容：Co ≥ (Vo/(8·f·L·ΔVo)) × (1 − Vo/Vi)
• 电解电容：ΔVo ≤ ESR × (Vo/(f·L)) × (1 − Vo/Vi)

（符号说明：Vi/Vo 输入/输出电压，IO 输出电流，f 开关频率，L 电感，ESR 电容等效串联电阻，ΔVi/ΔVo 允许的输入/输出纹波，r 纹波电流系数。）

硬件连接（设计考虑）

1. 电感的取值：取值越大，对纹波的衰减作用越强，但占用 PCB 面积较大，不能灵敏实现输出电压反馈，动态效果差；
2. 开关频率：频率越高，电感和电容的值可以越小，但电源电路功耗也越大，也不利于 EMI 抑制；
3. 功耗：需整体评估；
4. 纹波和噪声：纹波指电源波动中 5MHz 以下的低频段，噪声指 5MHz 以上的高频段；减少纹波和噪声可采用增加滤波电容和磁珠；
5. 上电顺序：可以采用缓启动电路，利用电源芯片上的上电速度控制引脚。

降压芯片：TPS54331（示例：12V 转 5V）。

电路图设计要点

1. 按照 Datasheet 中推荐内容，将电源芯片放置到合适位置；
2. 先摆放输入/输出主干道上的器件；
3. 摆放器件时注意主干道尽量按"一"字形或"L"形布局；
4. 电流特别大时可使用全连接处理，或者使用十字连接后对十字处进行铜皮补强处理，以满足通流能力；
5. 开关电源模块的电感器件底下需避免走线。

---

7. BOOST（升压 DC-DC）

概述

工作过程：

• 开关管导通时：输入电压对电感充电；
• 开关管关断时：电感产生感应电压，输入能量和电感能量一起向输出提供能量，此时二极管导通，输出电压必然高于输入电压，实现升压。

输入输出关系：VOUT = VIN × 1/(1 − D)

公式推导（以同步 BOOST 为例）：

• 开通时间：Ton = (1 − Vi/Vo) × (1/f)
• 关断时间：Toff = (Vi/Vo) × (1/f)
• 占空比：D = Ton/T = 1 − Vi/Vo
• 电感平均电流：IL = (Vo/Vi) × IO
• 电感纹波电流：ΔIL = Vi/(f·L) × (1 − Vi/Vo)
• 电感峰值电流：ILP = IL + ΔIL/2 = (Vo/Vi)·IO + Vi/(2·f·L) × (1 − Vi/Vo)
• 电感取值范围：L = (Vi/(f × r × IL)) × (1 − Vi/Vo)，r 取 0.2~0.4
• 输入平均电流：Ii = IL = (Vo/Vi) × IO

输入电容纹波：

• 容量纹波：Uq = (Vi/(8·f²·L·C)) × (1 − Vi/Vo)
• ESR 纹波：Uesr = (Vi/(f·L)) × (1 − Vi/Vo) × ESR
• 总纹波：ΔVi = Uq + Uesr

输入电容选型：

• 陶瓷电容：Ci ≥ (Vi/(8·f·L·ΔVi)) × (1 − Vi/Vo)
• 电解电容：ΔVi ≤ ESR × (Vi/(f·L)) × (1 − Vi/Vo)

输出电容选型：

• 陶瓷电容：Co ≥ (IO/(f × ΔVo)) × (1 − Vi/Vo)
• 电解电容：ΔVo ≤ ESR × ((Vo/Vi)·IO + Vi/(2·f·L) × (1 − Vi/Vo))

硬件连接

升压芯片典型 6 引脚封装定义：

电路图

按芯片数据手册典型应用电路：电感接 VIN 与 LX 之间，二极管/同步管接 LX 与输出，FB 分压采样输出电压。

---

8. LDO

概述

LDO = Low DropOut（低压差）线性稳压器，通过运放调节 P-MOS 的输出来稳压。三个关键词：

• 低压差：输入输出压差可以做得很低，例如输入 3.3V、输出可达 3.2V；
• 线性：LDO 的 MOS 管工作于线性状态（可变电阻区）；
• 稳压器：用来给电源稳压。

LDO 有 MOS 管和三极管两种调整管，区别在于最小压差不一样。LDO 内部由 4 大部件构成：分压取样电路、基准电压、误差放大电路、晶体管调整电路。

工作流程：反馈电阻 R1 和 R2 对输出电压采样 → 采样电压送入比较器（误差放大器）输入端，与基准电压（期望输出电压）比较 → 比较结果放大 → 放大后的信号控制调整管（MOS 管或三极管）→ 把 Vout 调整成设定值。这是一个负反馈调节回路。

一般 LDO 用于电流小于 2A 的电源电路，优点是：成本低、电路简单易用、电源纹波小、较稳定、上电快。

硬件连接

AMS1117：一款低压差线性稳压电路，输出电流能力 1A，包含固定输出电压版本和可调输出电压版本。封装：SOT-223、TO-252-2L、SOT-89。

固定电压型引脚定义：

电路图

按典型应用：输入输出端各加滤波电容（常见 10µF + 0.1µF 组合）。

---

9. STM32 + 晶振 + 复位 + JTAG/SWD + BOOT（最小系统）

概述

STM32 最小系统包含：电源电路、配置电路、复位电路、时钟电路、下载电路。

电源：STM32 一般采用 3.3V 供电，根据手册 VDD 供电范围 1.7V3.6V。VDD 的每个电源引脚附近需要放置一个 0.1µF 电容，且每个电容要靠近相应引脚，另外建议额外增加 12 个 10µF 电容。

STM32 命名规则（以 STM32F103RBT6 为例）——STM32 即基于 ARM Cortex-M 内核的 32 位微控制器：

晶振（为系统提供基准时钟信号）：

• HSE：高速外部时钟（High Speed External），可外接 4~16MHz 晶振作为时钟源；
• LSE：低速外部时钟，外接 32.768kHz 时钟源。

复位：采用 RC 复位（一个电阻和一个电容串联），加手动复位按键。

SWD：串行线调试，ARM 设计的协议。

硬件连接

STM32 部分关键引脚：

• VBAT：备用电源引脚。系统断电时给内部 RTC 时钟和备份寄存器供电。VBAT 连接纽扣电池：板卡上电时用板上的 3.3V，下电时用纽扣电池；
• VSSA、VDDA：内部模拟部分电源（1.7V~3.6V），供 ADC、DAC 以及 Reset 模块的模拟电源；
• VSS、VDD：系统主电源口；
• IO 口/入侵检测/RTC：IO 口输出或读取高低电平；入侵检测提供安全保障（外接防拆触点，触点电平变化时芯片自动清空寄存器数据）；RTC 可输出校准时钟、闹钟脉冲、秒脉冲。

晶振引脚：

• OSC32_IN / OSC32_OUT：接 32.768kHz 晶振；
• OSC_IN / OSC_OUT：接 8MHz 主晶振（主时钟范围 4~25MHz）。

负载电容计算（为使晶体正常工作，需在晶体两端外接电容匹配负载电容）：

CL = C1×C2/(C1+C2) + CS

• CL：晶振规格书要求的负载电容值；
• C1、C2：外接的两个匹配电容；
• CS：电路板寄生电容，一般取 3~5pF；
• 取 C1 = C2 时简化为：CL = C1/2 + CS。

一般规律：增大负载电容值会使振荡频率下降；减小负载电容值会使振荡频率上升。

复位电路：使程序恢复到最开始运行的状态，采用 RC 复位 + 手动复位。

RTC（实时时钟）：独立的 BCD 定时器/计数器，提供可编程报警，以及从停止和待机模式唤醒的周期性中断。时钟来源可以是 32.768kHz 外部晶体/谐振器/振荡器、内部低功耗 RC 振荡器或高速外部时钟除以 128。把 32.768kHz 经过 15 次二分频（2^15 = 32768）正好得到 1Hz，即 1 秒钟，实现计时。

SWD（Serial Wire Debug，串行线调试）：ARM 设计的协议，用于对其微控制器编程和调试。一般大多数单片机的 JTAG 接口和 SWD 接口是复用的，SWD 也用 J-Link 工具实现。JTAG 不仅限于 ARM 芯片，SWD 仅用于 ARM；JTAG 的稳定性和速度要快一些。

SWD 4 个引脚：

JTAG（Joint Test Action Group，联合测试工作组）：国际标准测试协议，主要用于芯片内部测试、验证设计与测试生产出的印刷电路板。JTAG 调试接口必须使用 VCC、GND 电源信号，以及：

BOOT（启动模式选择）：

电路图

最小系统 = STM32 + 每个 VDD 就近 0.1µF + 1~2 个 10µF + 8MHz 主晶振（配 C1/C2）+ 32.768kHz RTC 晶振 + RC 复位 + BOOT0/BOOT1 上下拉 + SWD 4 线调试口。

---

10. PCIE

概述

PCIe 是一种高速串行计算机扩展总线标准，使用高速差分总线、端到端连接方式，因此每一条 PCIe 链路中只能连接两个设备。

概念层次：PCIe 总线是连接外部设备的线路；PCIe 通道（Lane）是总线的组成部分，一条总线包含一条或多条通道，一条通道就是 X1；PCIe 卡是具有 PCIe 接口的卡，在主板级连接中用作扩展端口。

PCIe 拓扑结构：

• Root Complex（RC，根桥设备）：PCIe 最重要的组成部件，是 CPU 与总线的直接接口。负责 PCIe 报文的解析和生成：接收 CPU 的 IO 指令生成 PCIe 报文，或接收设备的 PCIe TLP 报文、解析后传给 CPU 或内存；
• Switch（转接器）：扩展 PCIe 总线，挂载更多 PCIe 设备，扮演数据包路由功能；
• PCIe Endpoint（EP，终端设备）：PCIe 树形结构的叶子节点，如网卡、NVME 卡、显卡；
• Bridge（桥）：提供转换接口连接其他总线（如 PCI/PCI-X），允许 PCIe 系统接入旧的 PCI 设备；
• 内存很重要，CPU 一般直接直连。

PCIe 各版本速率：

单位辨析：

• GT/s（Giga Transfers per Second，千兆传输/秒）：每秒传输的次数，描述物理层链路的原始速率（单 Lane 峰值带宽）；
• Gbps（Giga Bits Per Second，千兆位/秒）：描述链路上传输的有效数据；
• 因为编码开销的存在（如 8b/10b 损失 20%），GT/s 与 Gbps 之间不存在固定成比例的换算关系。

PCIe 总线带宽按 Lane 数计算，最短的是 X1。

硬件连接

常见 PCIe 形态：

• AIC（Add-in-Card）：插槽 + 金手指形式；
• OAM 接口：可在服务器上实现更优的 AI 硬件加速模块互联；
• M.2 接口：对使用 PCIe 连接器的 mSATA 标准的修订和改进。

引脚定义（关键信号）：

电路图

按板卡类型连接：金手指侧 PRSNT1#/PRSNT2# 短接，差分对走阻抗受控线，REFCLK 用 100MHz 差分时钟。

---

11. 网口（以太网）

概述

以太网（Ethernet）接口是目前应用最广泛的通讯设备接口，有百兆、千兆、万兆之分。

实现以太网通信的典型硬件组成：CPU + MAC + PHY + 网络变压器 + RJ45（有的系统还有 DMA 控制器）。一般 CPU、MAC、DMA 集成在一块芯片上；PHY 包含大量模拟器件，而 MAC 是典型的数字电路，所以 MAC 集成进 CPU 而 PHY 留在片外。为节省空间，很多网口的变压器和 RJ45 接头集成在一起（带变压器 RJ45）。

• MAC（媒体访问控制层）：由硬件控制器及 MAC 通信协议构成，主要负责控制与连接 PHY 芯片；
• PHY：以太网物理层收发器，作用是把数字信号转成模拟信号，在网线或光纤上传输；
• RJ45：布线系统中信息插座连接器，由插头（水晶头）和插座（模块）组成。以太网（百兆）中只使用 1、2、3、6 四根线：1、2 负责发送（TX+、TX−），3、6 负责接收（RX+、RX−），另外四根备用。

网络变压器作用：

1. 滤除共模干扰，增强信号，传输更远；
2. 电气隔离：隔离 PHY 端和 RJ45 端直流，防雷击；
3. 设备间电平不同时耦合交流信号，使电平与 PHY 端一致，保护 PHY 芯片。

网络变压器中心抽头两种接法：

• 中心抽头接 VCC：提供需要的驱动电流 —— 电流型 PHY；
• 中心抽头通过电容接地 —— 电压型 PHY。

器件位置： 变压器靠近 PHY；共模电感靠近线缆侧（抗干扰能力更强）。

MAC 与 PHY 之间的接口（MII 家族）：

硬件连接

以太网 PHY 芯片：LAN8720A

支持通过 RMII 接口与 MAC 通信，内置 10-BASE-T/100BASE-TX 全双工传输模块，支持 10Mbps 和 100Mbps；两个状态 LED 输出；可用 25MHz 晶振降低成本。

LAN8720A 主要引脚：

RJ45 座子引脚：

• 百兆以太网只用 1、2、3、6：Pin1 TX+、Pin2 TX−、Pin3 RX+、Pin6 RX−，Pin4/5/7/8 未使用（NC）；
• 千兆以太网使用全部 8 根线：1、2 发送（TX±），3、6 接收（RX±），4、5 和 7、8 两组负责双向数据传输。

网口 LED 指示灯：

• 绿色：连接状态指示，常亮表示连接成功，不亮表示未连接；
• 黄色：闪烁表示有信号传输，不闪表示无信号传输。

电路图

按 PHY 数据手册：MDC/MDIO 管理接口、RMII 数据接口接 MCU，TX/RX 差分对经网络变压器接 RJ45，RBIAS 接 12.1kΩ 精密电阻，各电源脚加去耦电容。

---

12. DDR3

概述

DDR 存储器是高速硬件电路设计中不可或缺的重要部分。DDR3 = 第三代双倍数据率同步动态随机存取存储器（Double-Data-Rate Three SDRAM）。

概念梳理：

• RAM 分为 SRAM（静态，不需刷新，数据不丢失）和 DRAM（动态，每隔一段时间要刷新充电一次，否则数据消失）；
• SDRAM（同步动态随机存取存储器）三个关键词：同步——时钟频率与控制器（CPU/FPGA）系统时钟相同，命令与数据传输都以它为基准；动态——存储阵列需要不断刷新保证数据不丢；随机——可随机指定地址读写；
• DDR(X) 就属于 SDRAM。

各代 DDR 工作电压：

硬件连接

DDR 引脚分三类：电源线（VDDQ、VSSQ、VDD、VSS、VREF 等）；数据线（高低 8 位为一组：D0-D7 + LDM + 数据差分对、D8-D15 + UDM + 数据差分对，一般 11 条线为一组）；地址线（除数据线和电源线外其余都归为地址线，含一对时钟差分）。

电源线引脚：

要点：

• VDDQ 和 VDD 合成一个电源使用；
• 参考电源 VREF 要求跟随 VDDQ，且 VREF = VDDQ/2，可用电源芯片提供，也可电阻分压得到；分压电阻 100Ω~10kΩ 均可，须用 1% 精度；
• VTT 为匹配（端接）电阻上拉到的电源，VTT = VDDQ/2；根据拓扑结构不同，有的设计用不到 VTT。

时钟与复位：

数据组：

地址、控制、命令：

电路图

按主控 DDR 控制器手册做 T 型/Fly-by 拓扑，注意数据线组内等长、地址控制线与时钟等长、VREF/VTT 供电与端接电阻布置。

---

13. HDMI

概述

HDMI（High Definition Multimedia Interface，高清多媒体接口），同时传输视频和音频，简化设备接口和连线，提供更高的数据传输带宽，可传输无压缩数字音频及高分辨率视频信号。用于机顶盒、DVD 播放机、个人计算机、游戏主机、综合扩大机、数字音响与电视机等。

按接口形状分三种：

• HDMI A TYPE：标准 HDMI 接口（重点掌握）；
• HDMI C TYPE：Mini HDMI 接口；
• HDMI D TYPE：Micro HDMI 接口。

硬件连接

HDMI 的组成：4 对 TMDS 差分对 + DDC（I²C）+ HPD + CEC + 电源。

• 4 对 TMDS 差分对：1 对时钟 + 3 对数据；
• CEC（消费电子控制通道）：通过这条通道可以控制设备；
• DDC（Display Data Channel，显示数据通道）：是 I²C 信号，主要获取显示器的基本信息（比如 EDID 信息），实质是实现一个 IIC 设备驱动；
• HPD（热插拔信号）：比较重要，当 HPD 引脚大于 2V 时 TMDS 才会输出——如果屏幕没有显示，首先要测量该信号；
• 电源：+5V、GND。

HDMI A 型 19 引脚定义：

电路图设计要点

1. 差分传输线特性阻抗控制为 100Ω，防止信号反射；
2. ESD 器件靠近 HDMI 座子放置，共模电感靠近 ESD 器件；
3. HDMI 接口按外形结构要求放置在 PCB 板边，方便插拔；
4. HDMI 接口单端信号控制阻抗 50Ω；
5. 四对差分信号之间保持 15mil 以上的间距。

---

14. VGA

概述

VGA（Video Graphic Array，视频图形阵列），是使用模拟信号的视频传输标准。VGA 模拟信号在超过 1280×1024 分辨率以上时会出现明显失真、字迹模糊。

VGA 把视频信号分解为 R、G、B 三原色和 H、V 行场同步信号传输，传输损耗相当小。

显示接口（DVI、HDMI、LVDS、DP、VGA 等）分两类：数字接口和模拟接口——只要记住 VGA 是模拟接口，其它都是数字接口。

硬件连接

VGA 接口共 15 针孔，分 3 排，每排 5 个孔：

• 1（RED）、2（GREEN）、3（BLUE）：三原色，0~0.714V 模拟信号；
• 13（HSYNC）、14（VSYNC）：行同步（传一行）、场同步（传一帧）时序，数字信号。

15 针定义：

电路图设计要点

两种显示实现方案：

1. 三原色直接驱动：FPGA 直接用 IO 口连接 VGA 的五个信号接口，三原色输入只可能是数字信号（0 或 1），最多产生 8 种色彩；
2. 加 DA 模块：用数模转换器把 FPGA 的数字信号转化为 VGA 的模拟 RGB 输出，配色效果由 DA 位数决定。假如把 0~0.7V 电压 256 等分，RGB 三信号最多有 256³ ≈ 1677 万种色彩。

多色显示的两种实现： ① 电阻网络（RGB233 格式）；② 视频转换芯片（如 ADV7120，RGB565 格式）。

布线注意：

1. RGB 为模拟信号，走线加粗至 10mil 或以上，控制阻抗 75Ω，往往要采用隔层参考的方式；
2. R、G、B 信号远离其它信号，尤其是高速信号、开关电源模块的电感（其底下需避免走线）；
3. R、G、B 信号之间安全距离一般设 20mil，都需要加粗，并包地处理；
4. RGB 信号如需换层，需在过孔旁边增加回流过孔。

---

15. SD 卡

概述

SD 卡（Secure Digital Memory Card）是基于半导体快闪记忆器的新一代存储设备，具有体积小、传输速度快、支持热插拔等优点。一般用于存储芯片的 BOOT 程序、Linux 操作系统内核、文件系统以及其它用户数据文件。

按尺寸分三类：标准 SD 卡、MiniSD 卡、MicroSD 卡（TF 卡，常用）。

硬件连接

SD 卡与 TF 卡的区别：

1. 大小不同，SD 卡比 TF 卡尺寸大；
2. TF 卡插入适配器可以转换成 SD 卡，但 SD 卡一般无法转换成 TF 卡；
3. SD 卡上有一个 lock（写保护）开关，TF 卡没有。

SD 卡引脚功能：

MicroSD（TF）卡引脚功能：

速率：标准 SD 卡 2.0 版本工作时钟可达 50MHz，SDIO 模式下采用 4 位数据位宽，理论传输速率可达 200Mbps（50M × 4bit）。

电路图设计要点

1. TF 卡尽量放置在板边方便插拔；ESD 器件靠近 TF 卡放置，走线先经过 ESD 器件再进入 SD 卡，不要打孔穿越；
2. 注意 IO 口电平匹配（高速 SD3.0 模式 1.8V，初始化 3.3V）；
3. SD 卡走线为单端线，控制阻抗 50Ω；
4. SD 卡时钟信号与其他信号线间距保证 20mil 左右，有空间时包地处理。

---

16. 继电器 + 光耦 + H 桥 + 电机

概述

继电器（Relay）：电子控制器件，具有控制系统（输入回路）和被控制系统（输出回路），通常应用于自动控制电路——实际上是用较小电流控制较大电流的"自动开关"。

光耦：以光为媒介传输电信号的器件，把发光器（红外 LED）与受光器（光敏半导体管/光敏电阻）封装在同一管壳内。输入端加电信号 → 发光器发光 → 受光器产生电流输出，实现"电—光—电"控制。作用：

1. 输入输出互相隔离，用于通信和控制时的信号隔离；
2. 能有效抑制尖脉冲和各种杂波干扰；
3. 响应速度极快（µs 级，更快的 ns 级）；
4. 安全保护：外部设备故障或输入线短接也不影响另一侧，输入输出回路间可承受几千伏高压。

H 桥：一种电子电路，可使负载两端电压反相/电流反向，实现直流电机的方向控制、速度调节和刹车功能。

直流电机：直流电能通过电刷和换向器进入电枢绕组产生电枢电流，电枢电流的磁场与主磁场相互作用产生电磁转矩，使电机旋转带动负载。

步进电机：把电脉冲信号转变为角位移或线位移的开环控制电机。通过控制脉冲个数控制角位移量（准确定位），通过控制脉冲频率控制转动速度和加速度（调速）。

硬件连接

继电器触点：

• 常开端（H，"合"）：线圈不通电时触点断开，通电后闭合；
• 常闭端（D，"断"）：线圈不通电时触点闭合，通电后断开；
• 公共端：开关输入，比如接 12V、24V、220V 等。

光耦引脚（4 脚型）： 1 = LED 阳极；2 = LED 阴极；3 = 光电探测器发射极；4 = 光电探测器集电极。

H 桥芯片：HT7K1201 —— 两个输入控制引脚提供四种控制模式：正转、反转、制动、待机/休眠。

直流（有刷）电机驱动三档方案：

1. 只能开/关，不能变速与换向：用继电器、BJT 或 MOS 开关控制通断即可；
2. 能开/关、能变速、不能换向：用 PWM 控制电子开关（图腾柱）；
3. 能开/关、能变速、能换向：用 PWM 控制桥路（H 桥）。

单极性 4 相 5 线步进电机驱动方式：

1. 单四拍：A - B - C - D - A 循环往复；
2. 双四拍：AB - BC - CD - DA - AB 循环往复；
3. 八拍：A - AB - B - BC - C - CD - D - DA - A 循环往复。

双极性 2 相 4 线步进电机驱动方式：

1. 单四拍：A、B、C̄、D̄（各相依次单相通电）循环往复；
2. 双四拍：AB，BC̄，C̄D̄，D̄A 循环往复；
3. 八拍：A，AB，B，BC̄，C̄，C̄D̄，D̄，D̄A 循环往复。

补充：拍数越多（八拍 vs 四拍），步距角越小、转动越平滑；双四拍力矩比单四拍大但功耗更高。

电路图

典型组合：MCU IO → 光耦隔离 → 驱动继电器或 H 桥芯片 → 电机；继电器/电机线圈两端记得并联续流二极管。

---

17. SFP 光模块

概述

光模块（Optical Module）一般指光收发一体模块，实现光电转换：把光信号变电信号、电信号变光信号。

• 发射端：驱动芯片对原始电信号处理后，驱动半导体激光器（LD）或发光二极管（LED）发射调制光信号；
• 接收端：光信号进来后由光探测二极管转换为电信号，经前置放大器后输出。

具体包括：光接收模块、光发送模块、光收发一体模块和光转发模块等。

硬件连接

SFP 20 引脚定义：

电路图

按 SFP MSA 规范：RD/TD 差分对 AC 耦合并做阻抗控制，MOD-DEF 的 I2C 上拉，TX Fault/LOS 开漏上拉，收发部分电源各自滤波。

---

18. WIFI + BlueTooth

概述

WiFi：无线局域网（WLAN）的一个标准，Wi-Fi（Wireless Fidelity）是一种基于无线电波传输的无线局域网技术，用于无线数据传输和连接设备，广泛应用于家庭、办公室、公共场所和各种设备。

蓝牙：利用特定频率波段（2.4GHz~2.485GHz 左右）进行电磁波传输的无线通信方式。蓝牙传输是主从关系，一个主设备可与 7 个蓝牙从设备配对。蓝牙透传就是把串口数据转换为蓝牙进行传输。

硬件连接

WiFi 芯片：ESP-12F 模块（内部芯片 ESP8266）

• 22 个 pin，支持 SPI/SDIO 接口或 UART，SMD-22 封装；
• 串口速率最高 4Mbps，默认 115200bps；
• 供电 3.3V；
• 内置 1 路 10bit 高精度 ADC。

ESP-12F 引脚：

外围电路强制要求：

1. GPIO0 必须上拉到 VCC，GPIO15 必须下拉到 GND；
2. EN 脚和 RST 脚必须上拉到 VCC。

蓝牙芯片：BLE_CH9140 模块（基于 CH9140，支持蓝牙 BLE4.2）

• 串口波特率最高 1Mbps，传输距离 100 米，8 pins，通信方式：串口 UART。

电路图

按模块手册接 UART 与主控相连（TX/RX 交叉），注意上述强制上拉/下拉电阻。

---

19. 时钟 + RTC + 按键 + LED

概述

时钟：晶振为单片机工作产生时钟频率；不同子系统需要不同频率时，用锁相环（PLL）提供所需时钟频率。石英晶体振荡器利用石英晶体的压电效应制成，分无源晶振和有源晶振：

• 无源晶振（晶体）：一般两个管脚，需要起振电路（MCU 外接晶体 + 起振电容 C1、C2）才可起振；
• 有源晶振（晶振）：4 引脚，内部包含晶体 + 起振电路，只需供电便可产生振荡信号。

晶振关键参数：

• 标称频率：晶振的标准频率，如 26MHz、32.768kHz；
• 负载电容 CL：晶振正常工作振荡所需要的电容；
• 频率误差/频率稳定度：相对标称频率的变化量，单位 ppm（百万分之一），此值越小精度越高。

单片机两种时钟方式：

1. 内部时钟方式：XTAL1 和 XTAL2 内部有振荡器结构，但仍需在两端外接晶振和两个电容组成时钟电路；
2. 外部时钟方式：直接向 XTAL1 引脚输入时钟方波，XTAL2 悬空。

RTC（实时时钟芯片）：能提供日历/时钟（世纪、年、月、时、分、秒）及数据存储等功能的专用集成电路。RTC 的核心是晶振，晶体频率为 32.768kHz（2^15，便于分频出 1Hz）。

按键：检测用户按钮按下或释放操作。

LED（发光二极管）：常用发光器件，可用作电源指示灯。

贴片 LED 压降与电流：

直插超亮发光二极管压降：红 2.02.2V，黄 1.82.0V，绿 3.0~3.2V；正常发光额定电流约 20mA。

硬件连接

晶振：

1. 为使晶体正常工作，需在晶体两端外接电容匹配负载电容：

CL = C1×C2/(C1+C2) + CS

CL 为晶振负载电容值，CS 为电路板寄生电容（一般取 3~5pF）。取 C1 = C2 时简化为 CL = C1/2 + CS。

1. 有源晶振 4 pin：VDD、GND、OE（使能）、OUT（时钟输出）。

RTC 芯片管脚（8 脚典型）：

按键：按键 + 限流电阻（常配上拉/下拉）。

LED 驱动三种方式：

1. 简单电阻限流电路：最基本的 LED 驱动，用电阻限制电流，适用于低功率应用。补充：限流电阻 R = (VCC − Vled) / Iled；
2. 恒流源驱动电路：确保 LED 亮度不受电源电压变化影响，适用于要求稳定电流的场合。常见恒流源芯片 LM317：可配置为恒流源，电流由电阻设定；
3. PWM 调光电路：用脉宽调制改变占空比来控制平均电流，从而调节 LED 亮度。链路：PWM → 控制器 → MOSFET/开关 → LED → GND。

电路图

晶振靠近 MCU 放置、外壳接地；RTC 走 I2C（SDA/SCL 上拉）；按键加消抖；LED 串限流电阻。

---

20. FLASH + EEPROM

概述

EEPROM（带电可擦可编程只读存储器）：掉电后数据不丢失的存储芯片，可在电脑上或专用设备上擦除已有信息、重新编程。因为只要有电就可擦除和写入数据，所以 EEPROM 用得最多。

FLASH（闪存，也叫 FLASH ROM）：可以写入和读取的存储器，与 EEPROM 相比存储容量大，断电数据不丢失，可作为 FPGA 芯片的上电配置器件。

FLASH 分 Nor Flash 和 Nand Flash：

• Nand Flash：容量较大、改写速度快，适用于大量数据存储；需通过专门的 NFI（NAND Flash Interface）与 Host 通信；

• NOR Flash 按与 CPU 接口不同分两类：

  • Parallel NOR Flash（并行）：可接入 Host 的 SRAM/DRAM 控制器，存储内容直接映射到 CPU 地址空间，不需拷贝到 RAM 即可被 CPU 访问，因而支持片上执行（XIP）；
  • Serial NOR Flash（串行）：成本比并行低，主要通过 SPI 接口与 Host 连接。

SPI Flash 属于 NOR Flash，即通过串行接口操作的 Flash 存储设备。常见厂商：Winbond 华邦、Micron 镁光、兆易创新。

硬件连接

EEPROM 接口：

1. IIC：速率 100kHz、400kHz 和 1MHz，最高可达 3.2MHz；
2. SPI 接口；
3. MicroWire：SPI 的精简接口，去掉 CS 引脚，只剩三个引脚。

EEPROM 芯片：AT24C02 引脚定义：

Nand Flash 引脚定义：

NOR Flash 引脚定义：

SPI Flash 引脚定义：

电路图

EEPROM（AT24C02）SDA/SCL 上拉 10kΩ，WP 按需求接地或接 VCC；SPI Flash 按标准 SPI 连接，注意 CS 上拉；Nand/NOR 按主控存储控制器接口连接，等长与去耦按高速设计要求处理。